|
논리 회로에서의 논리 게이트들의 동작과 Boolean equation, De morgan의 법칙을 바탕으로 한 논리 게이트의 특성을 이해하는 시간이었다. 실험은 전반적으로 예비보고서를 쓸 때 분석했던 것과 같이 Truth table이 일치했고 시뮬레이션 결과도 일치하
|
|
|
회로도를 설계하는 것이 끝이 아니라 그 외의 많은 복합적인 요소들에서도 많은 깨달음이 있었던 첫 프로젝트였다. 두 번째 프로젝트에서는 좀 더 완벽한 실험을 해 보이겠다.
논리회로실험 및 설계 보고서
프로젝트1
(교통신호등)
제출일: 20
|
|
|
기 위한 용도로 사용하는 회로
■ n 비트 레지스터는 n 비트의 2 진 정보를 저장하기 위한 n개의 풀리풀롭과 데이터 처리를 위한 조합 논리 회로로 구성
■ 레지스터 예
[그림] 4 비트 레지스터
① 시프트 레지스터(shift register)
- 클럭 펄스에
|
|
|
논리 부정의 논리식으로 표현한다.
NOT 게이트를 스위치 회로로 구성하면 그림 3-17과 같고, 트랜지스터는 한 개가 곧 바로 NOT 게이트가 되므로 그림 3-18과 같다.
스위치 회로는 스위치 A를 누르고 있는 동안 접점이 열리도록 회로를 구성하였
|
|
|
논리회로때 배운 카운터를 이용하여 커피자판기를 설계하였다
안에 내용은 맥스플러스용 파일뿐 설명파일은 없다
하지만 맥스플러스가 있다면 누구나 이해하기 쉽도록 설계되어있다
맥스플러스 프로그램 필요
|
|
|
1. 기본 논리 회로의 정의
0과 1로 된 두 개의 값으로만 표현, 연산하고 2진법으로 동작함.
논리 회로란 AND게이트, OR게이트, NOT게이트의 세 가지 기본 논리 게이트를 조합하여 구성한 논리 회로로, 입력, 논리게이트 , 출력으로 구성되며,
|
|
|
논리회로시간에 배웠던 기본적인 연산기로서 크게 고민을 하지 않고 실험 시간에 임하였는데 예상과 다르게 프로그래밍 하는 부분에서 지연되었다. 코딩 자체가 복잡한 것은 아니었으나 y와 m을 모두 xor연산 해주는 것을 잊고 하나의 y만 m과
|
|
|
회로를 설계하여라.
2-level AND-OR(NAND-NAND) logic 회로도
(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하여라.
= + + + =
= + + +
= ( + ) + (+)
= () +
다단계 조합 논리 회로도
(5) 4-비트 가산기 회로를 위의 전가산기 회로를
|
|
|
논리회로를 이용한 회로를 구성하는데 필수적인 기본 지식을 다지는 계기가 되었다.
4. 예비레포트의 가상 결선도
그림 1
그림 2
그림 3 ⒜
그림 3 ⒝
그림 4
그림 4⒝
그림 4⒞ 1. 실험 의의
2. 실험 수행 과정
3. 결과물
4. 예비레포트의 가
|
|
|
회로의 합 또는 차의 출력은 FPGA의 LED로 출력핀을 설정하여 FPGA의 LED로 출력을 확인한다.
그림 8-6의 Select 단자는 add 또는 subtract를 선택하는 단자임에 유의하시오.
표 8-6E와 표 8-7E의 2진수를 더하고 빼면서, 동시에 10진수로 바꾸어 결과를 확인
|
|
메뉴펼치기
