|
ntity div1 is
port(
clk: in std_logic;
in_data: in integer range 0 to 999;
o_data: out std_logic_vector(15 downto 0);
--o_data_100: out std_logic_vector(3 downto 0);
--o_data_10: out std_logic_vector(3 downto 0);
--o_data_1: out std_logic_vector(3 downto 0);
o_cmplt: out std_logic
);
end div1;
archi
|
|
|
Digital Watch
Tool : Altera QuartusⅡ
Device family : CycloneⅡ
Device : EP2C50F672C6
Hardware : Altera DE2 Board
- 목표 -
vhdl을 활용하여 디지털 시계(Digital watch)를 설계한다.
- 기능 -
1. 일반적인 시계 기능 : 셋팅 가능.
2. 알람 기능 : 해당 설정 시간에
|
|
|
;
ALARM_HUR : OUT INTEGER RANGE 23 DOWNTO 0;
ALARM_MIN : OUT INTEGER RANGE 59 DOWNTO 0;
SET_MODE : OUT STD_LOGIC_VECTOR (1 DOWNTO 0);
BEEP : OUT STD_LOGIC
);
END COMPONENT;
TYPE WATCH_MD IS (M_TIME, M_ST_WATCH, M_ALARM, M_TIME_S);
SIGNAL WATCH_MODE : WATCH_MD;
SIGNAL MODE : STD_LOGIC_VECTOR (2 DOWNT
|
|
|
= 6)then
tmp_value <= 1;
else
tmp_value<=tmp_value+1;
end if;
end if;
end process;
value<=tmp_value;
end beh; 디지털 시계의 VHDL 소스코드
◈ TOP
◈ clock_div
◈ clock1_div
◈ debounce
◈ MODE_GEN
◈ TIME
◈ TIMER
◈ SELECTOR
◈ int2seg2
◈ cnt_onetosix
|
|
|
위해서는 앞으로도 꾸준하게 공부를 해야겠다는 생각이 들었다. 이제 실습도 종반부를 향해서 달려가고 있는데, 기말 텀 프로젝트 준비도 꾸준히 하여 성공적으로 1학기를 마쳐야 겠다. 1. Purpose
2. Problem Statement
3. Sources & Results
|
|
 |
울릴때 계속 안누르면 50번까지만 울리고 자동 해제 기능.
- 1개 세그먼트 단위로 알람시간 셋팅 기능
입니다...
첨부파일에는 프로그램소스, 보고서한글파일, 보고서 PPT파일, 하드웨어 사진, 회로도 등이 포함되어 있습니다.
|
|
|
door_lock.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity door_lock is
port(
clk : in std_logic;
sw1,sw2 : in std_logic;
key1 : in std_logic;
clear : in std_logic;
|
|
|
디지털 블록을 SYNOPSYS TM 의 VHDL 및 Design Analysis를 이용하여 설계검증 하였다. 25000컬러구현을 목적으로 한 Digital controller이나 직접적으로 OLED를 통하여 검증을 하지 못하였으나, 입력값과 결과값의 확인을 통하여 필요한 부분만을 설계하여 chip
|
|
|
화 하고 새로운 콘텐츠를 개발하는 일이다. 기존에 가지고 있는 영상자료, 출판자료 및 국가적인 문화자료들을 빨리 콘텐츠화하고 이러한 디지털소스들을 공동으로 활용할 수 있는 체제로 전화해야한다. 그리고 새로운 영상물의 창출과 이러
|
|
|
디지털 타임스 2006.03.03
[5] 김화정 기자 “UCC어디까지 왔나?” ZDNET Korea 2006.07.10
[6] 최용규 기자 “미완성 시장, 규제없는 UCC” 서울신문 2006.07.14
[7] by oojoo "이시대의 UCC, 가치와 필수요건에 대한단상“ 디지털을 말한다 [칼럼] 2006.08.13
[8] 정종
|
|
 |
년 3월부터 11월까지 전자회로 학회 활동을 했습니다. 프로젝트 주제로 디지털시계와 다운로드기 설계를 부여받았고, 이것을 설계하였습니다. 그리고 현재는 자동주행 로봇 제작을 진행하고 있습니다. 시중에 출시된 제품과 차별성을 두는 것
|
|
 |
디지털 시계를 만들어 볼 수 있었습니다. 개인적으로 그래픽에 관심이 많아서 포토샵, 플래쉬, 일러스트를 책을 보고 따라하면서 시디 케이스를 직접 제작하여 친구에게 선물을 한 적도 있습니다.
◈ 지원동기 및 포부
제가 귀사에 지원하게
|
|
|
방법론 측면에서는 시뮬레이션, 설계, 검증을 유기적으로 연결하는 종합적 연구 방식을 따르겠습니다. 구체적으로 Verilog/VHDL 기반의 디지털 설계, HSPICE 기반의 아날로그 회로 시뮬레이션, TCAD 기반 소자 특성 분석, 그리고 MATLAB, Python 기반의
|
|
 |
디지털회로에 관한 세미나를 하면서 순차회로를 처음 접하게 되었을 때 그리고 VHDL 언어를 배우기 시작했을 때 생각하고 있는 어떤 회로라도 설계할 수 있는 도구를 얻은 듯한 기쁨으로 공부할 수 있었습니다. 그리고 이를 이용하여 각종 간
|
|
 |
VHDL에 관하여 어느 정도의 기본지식을 습득하고 있습니다. 그리고 현재 정보처리산업기사 자격증을 보유하고 있습니다.
이러한 기본지식을 바탕으로 제가 대학원에 진학하여 구체적으로 알고 싶고 연구하고 싶은 분야는 디지털공학, 물리전
|
|
메뉴펼치기
