|
표면과 PR간의 접착력 향상
→ HMDS 사용 반도체 (집적회로) 공정
Lithography 개요
Lithography
Lithography 과정
Clean Wafer
PhotoResist coating
PhotoResist
Bake
Mask 제작
Mask Alignment
Expose
Develop
Etching
Light Source
Optical lithography
Non-Optical Lithography
|
- 페이지 26페이지
- 가격 3,000원
- 등록일 2008.01.18
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
결국에는 PR Pattern만 남게 되는 것이다. *포토 리소그래피 (Photo Lithography)
*포토 레지스트 (Photo Resist)
*마스크 어라이너 (Mask Aligner)
*코팅 (Coating)
*노광 (Exposure)
*현상 (Development)
*스퍼터링(Sputtering)
*리프트 오프(Lift-off)
|
- 페이지 2페이지
- 가격 800원
- 등록일 2006.12.25
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
5년까지 양산하겠다는 목표를 가지고 있으며 기존의 EUV 자체 기술력 또한 강화할 계획을 세우고 있다.
반도체 업계에서 ASML은 흔히 ‘슈퍼을’기업이라고 부른다. 보통 공급자는 수요에 맞춰 생산하며 제품단가는 수요자가 우위를 점하고 이
|
- 페이지 3페이지
- 가격 1,500원
- 등록일 2022.11.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
반도체분야 뿐만 아니라 모든 미세가공 공정에 도입될 것으로 기대된다.
반면에, 반도체 기판 위에 새길 수 있는 패턴의 크기는 빛의 파장이 짧을수록 작게 만들 수 있기 때문에, 짧은 파장의 광원을 포토리소그래피에 이용하려는 노력과 짧
|
- 페이지 4페이지
- 가격 1,300원
- 등록일 2013.11.25
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
, 나노급 반도체용 EUV 리소그래피
3. http://www.semipark <기술동향>, NGL 기술개발현황
4. 네이버 과학 백과사전 ● 서 론
● 나노급 반도체용 EUV 리소그래피 기술
● EUV 리소그래피 기술의 중요 쟁점
● 결론
● 출처 및 참고
|
- 페이지 5페이지
- 가격 1,000원
- 등록일 2015.12.07
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|