|
회로도
반감산기를 사용한 전감산기
형성평가
반 가산기 회로도의 구성은?
전 가산기 회로도의 구성은?
반 감산기 회로도의 구성은?
전 감산기 회로도의 구성은?
[논리회로 목차]
5. 해독기와 부호기
학습목표
해독기의 원리를 이해하여 활용
|
|
|
회로표현
그림 . 트랜지스터 회로
⑤ 그 밖의 논리회로
종류 : 버퍼(Y=A), NAND{Y=(AB)\'}, NOR{Y=(A+B)\'}, NXOR{Y=(A B)\'}
회로표현
(2) 와이어드 게이트
능동소자의 출력단자를 직접 연결하여 논리 소자의 기능을 발휘할 수 있도록 한 것
능동소자 : 기
|
|
|
회로도를 직접 연결하려니 무엇부터 해야 할지 어려워서, 실험을 할 때 완성하지 못하여 시간이 지체되었었다. 하지만 결과보고서를 쓰다 보니 7-segment와 논리 회로에 대해 전반적인 이해도를 높일 수 있었다.
우리의 일상생활은 보이는 것을
|
|
|
회로 뒷면
6. 결과 및 고찰
마지막으로 논리 회로 실험에서 하는 프로젝트이다. 주어진 3개의 설계 중 7세그먼트를 기본 소자를 이용하여 디코더를 제작한 뒤 그 출력 값들을 이용해 7-세그먼트를 구현 해보는 설계, 7483 Full Adder를 이용하여 4비
|
|
|
0
1
1
(c) NOT 게이트
입력
출력
A
B
Y
0
0
1
0
1
1
1
0
1
1
1
0
(d) NAND 게이트
입력
출력
A
B
Y
0
0
1
0
1
0
1
0
0
1
1
0
(e) NOR 게이트
입력
출력
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
0
(f) Exclusive-OR 게이트
조합논리회로의 설계
우선 원하
|
|
|
논리회로입니다.
위 실험에서는 i1 , i2 두 개의 입력선을 받아 4(2^2)개의 출력선이 생성되는 결과를 보았습니다.
마찬가지로, Modelsim을이용해서 얻은 결과값과 DE2-115보드를 이용한 LED동작 상태가 일치하하다는것을 표와 실험을 통해 확인 하였
|
|
|
논리 회로에서의 논리 게이트들의 동작과 Boolean equation, De morgan의 법칙을 바탕으로 한 논리 게이트의 특성을 이해하는 시간이었다. 실험은 전반적으로 예비보고서를 쓸 때 분석했던 것과 같이 Truth table이 일치했고 시뮬레이션 결과도 일치하
|
|
|
회로도를 설계하는 것이 끝이 아니라 그 외의 많은 복합적인 요소들에서도 많은 깨달음이 있었던 첫 프로젝트였다. 두 번째 프로젝트에서는 좀 더 완벽한 실험을 해 보이겠다.
논리회로실험 및 설계 보고서
프로젝트1
(교통신호등)
제출일: 20
|
|
|
논리회로를 이용한 회로를 구성하는데 필수적인 기본 지식을 다지는 계기가 되었다.
4. 예비레포트의 가상 결선도
그림 1
그림 2
그림 3 ⒜
그림 3 ⒝
그림 4
그림 4⒝
그림 4⒞ 1. 실험 의의
2. 실험 수행 과정
3. 결과물
4. 예비레포트의 가
|
|
|
이 실습만 끝내면 이제 상대적으로 부담이 덜 되는 논리회로 실습이 기다리고 있다. 마지막이라는 생각으로 집중해서 실험에 임해야겠다. 1. 목적
2. 실험 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론과 측정 예상 값
5. 결론
|
|
메뉴펼치기
