|
는 것이 필수적이다. 최종적으로 만들어진 100kHz 클럭 신호는 다른 디지털 회로의 동작을 위한 타이밍 신호로 활용되며, 이를 통해 전체 시스템의 동기화와 일관성을 유지하게 된다. 적절한 회로 설계와 분주기 설정을 통해 다양한 애플리케이
|
|
|
디지털도 쉽게 사용할수 있다고 하셨습니다. 다음번에 기회가 되면 디지털 오실로스코프도 한번 사용해보고 싶습니다. 대학생활 3년을 하면서 이번에 제대로 오실로스코프를 배운것 같아서 보람있었습니다.
참고 자료
초심자를 위한 오실로
|
|
|
[ 실험목적 ]
① 전가산과 전감산의 산술 연산을 수행할 수 있는 논리 회로의 설계를 익힌다.
[ 이론 및 예측 ]
(1) 전가산기의 합과 전감산기의 차
X + Y + Ci의 합 S
X - Y - Bi의 차 D
① Boole 대수 방정식에 의한 전가산기의 합과 전감산기의 차
○
|
|
|
<표 2 NAND 및 NOR 게이트의 응용>
입 력
출 력
A
B
회로(f)
회로(g)
전압(V)
논리
전압(V)
논리
0
0
0.24
0
0.21
0
0
1
4.17
1
0.22
0
1
0
4.17
1
0.21
0
1
1
4.17
1
4.18
1
(3) 종합검토 및 논의
(실습을 통하여 얻은 경험 또는 느낀 점, 검토 및 논의가 필요한 사항 등을
|
|
|
및 고찰
(5) A/D 변환기의 응용회로 예를 한 가지 들고, 그 회로를 설명하라.
⇒ 실제의 물리적 현상은 전압, 압력, 온도, 속도 등의 아날로그량으로 이루어진다. 그러나 컴퓨터로 처리하기 위해서는 이들 아날로그량을 디지털량으로 변환해야
|
|
|
디지털 신호를 아날로그 신호로 바꾼 뒤 이 아날로그 신호를 바로 들을 수도 있지만 귀로 듣기에 너무 작음.
이 신호를 증폭해서 큰 신호로 만들어 들을 수 있는 ‘헤드폰 앰프’를 기획.
증 폭 회 로(2) - 특징
좌,우 증폭을 따로 회로로 구
|
|
|
한 회선을 통하여 중앙 처리 장치로 전해 줄 수 있고, 하나의 입력 회선에 여러 터미널을 접속하여 사용할 수 있다.
4. ADDER
가산기 라고 하며 두 개의 2진수를 더해 주는 논리 회로이다. 가산기에는
반 가산기(half adder)와 전 가산기(fulla adder)가
|
|
|
논리적으로는 부정의 상태이다. 1도 0도 아닌 상태라는 의미이다. 회로를 꾸며 보면, 스위치를 누 르면 두 단자가 붙고 떼면 두 단자가 떨어지는 스위 치가 있을 때, 이것을 and나 or gate 입력으로 넣어 주면 스위치 중 한 단자를 GND로 연결하고
|
|
|
회로를 구성하고자 한다. 아래 표를
완성하시오.(Qn+1과 T부분을 채우시오)(2점)
J
K
Ｑn
Ｑn+1
T
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
(2) 카르노도를 사용하여 간략화된 T의 부울식을 구하시오.(단, 논리 회로는 NAND 게이트와
T-FF만을 사용하여 JK-FF
|
|
|
논리 레벨과 발생기 결선)
펄스 발생기를 이용하여 리딩 에지 트리거로 one shot을 트리거할 필요가 있다고 가정하자.
A1,A2 그리고 B에 대한 결선을 결정한다.
입력 논리 레벨과 펄스 발생기 연결에 대하여 기술하고 회로를 구성한다.
실험순서 5
|
|
메뉴펼치기
