|
실험 5. 감산기 예비 레포트
[목적]
1. 반감산기와 전감산기의 원리 이해한다.
2. 감산기의 동작을 실험을 통하여 확인한다.
[기본이론]
1. 반감산기(Half Subtractor)
그림 5.1에서 보는 바와 같이 A-B를 수행하는 경우는 앞자리에서 1을 빌려온 (자리내
|
- 페이지 7페이지
- 가격 3,300원
- 등록일 2012.12.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험값)
SC
SE
0
0
0
0
1
1
1
1
1
0
1
1
0
1
1
0
5. 4비트 2진 전가산기와 그의 보수를 이용한 4비트 2진 전감산기
IC 7483은 MSI 4비트 2진 전가산기이다.
다음 회로의 합 또는 차의 출력은 FPGA의 LED로 출력핀을 설정하여 FPGA의 LED로 출력을 확인한다.
그림 8-6
|
- 페이지 10페이지
- 가격 1,000원
- 등록일 2010.12.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
전감산기》
피감수 A, 감수는 B, 아랫자리에서의 빌림수를 C, 출력은 차 D, 현재 자리에서 발생한 빌림을 Bn이라 할 때의 진리표.
《전감산기 실험 사진》
①회로구성
INVERTER GATE, XOR GATE, OR GATE, AND GATE를 이용하여 전감산기 회로를 구성하였다. Vc
|
- 페이지 9페이지
- 가격 3,000원
- 등록일 2009.01.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험을 통해서 정확하게 알 수 있었다. 또, 반감산기와 반가산기로써 전가산기와 전감산기를 만드는 방법도 알았고 그러한 가산기와 감산기를 통해 여러 이진수의 합과 차를 구할 수 있었다. 또 처음 입력캐리를 주는 방식으로 가산기와 감산
|
- 페이지 6페이지
- 가격 1,800원
- 등록일 2014.04.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험 1의 ①~⑤과정을 반복한다.
(3) 실험 3. 반감산기의 실험
아래 그림과 같이 논리소자를 이용하여 회로를 구성하고, 실험결과를 표와 타이밍도에 기록한다.
실험 1의 ①~⑤과정을 반복한다.
(4) 실험 4. 전감산기의 실험
아래 그림과 같이 논
|
- 페이지 4페이지
- 가격 800원
- 등록일 2011.05.20
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|