|
회로로 구현시에는 그렇지 않다. 트랜지스터의 동작속도가 정확하게 0이 되지 않기 때문인데 보통 전달지연은 수 ns(nano second)에서 수십 ns가 걸리게 되고 천이시간도 수 ns가 걸리게 되는 것을 실험을 통해 알아보고, 이론과 실제 실험을 통해
|
|
|
실험 과정 및 결과를 통해 부울대수(Boolean Algebra)와 드모르간의 법칙(De Morgan’s laws) 이론을 살펴 볼 수 있었는데, 디지털 회로의 설계와 해석을 용이한 부울대수를 사용하면, 변수 사이의 진리표 관계를 대수형식으로 표시와 논리도의 입출력
|
|
|
논리회로로서, 림수(borrow) 입력을 취급하기 위해 변수 A,B에 추가로 B의 입력이 한 개 필요함을 공부하였는데, 실제 실험을 통해 이론과 비교 확인해 보았다. 예비보고서와 실험전 시뮬레이션 결과물과 실험 결과는 일치하였고, 이론적 지식을
|
|
|
논리 회로 설계에 대해 알아보는 것이다.
처음 프로젝트를 시작할 때 HBE - COMBO 장비와 VHDL이라는 언어 사용이 처음이라서 많이 힘들고 어려웠다. 특히 장비 부족으로 실험실에서 직접 장비를 돌려가며 코드를 분석하고 확인 하지 못해 실험과
|
|
|
실험 자료실에 올려진 74HC04N, SN74HC14의 데이터시트를 출력하여 예비보고서에 포함시키고 실험에서 참고자료로 사용하시오.
74HC04N
Pin configuration.
Logic symbol.
Functional diagram.
SN74HC14
Pin configuration.
Logic symbol
Function Table < 목 적 >
< 질문사항
|
|
|
실험과정에서 주의할 점은 데이터의 초기화와이다. 실험을 하기 전에 접지를 시켜 초기화를 시켜주어야 하고 실험내용에 있는 선택스위치를 GND에 연결할 때 제대로 해주어야 한다. 특히 실험1에서는 회로의 구성이 복잡하기 때문에 회로를
|
|
|
실험에서는 10진 디코더를 갖춘 BCD 카운터를 만들어 보았다. 7490 BCD counter 와 7442 ic 칩을 사용해서 회로를 구성한 뒤 Clock을 주고 결과를 살펴보았다. 7442 ic 칩은 4개의 입력을 받아서 각각을 10개의 출력으로 바꾸어 준다. 여기에서 4개의 입력은
|
|
|
회로에서는 Clear 단자를 이용해서 회로가 9까지 카운팅되고 10이 카운팅 될 때 Clear 시켜 다시 0부터 카운팅 되게 설계하였다. 다음은 10진 동기식 Up 카운터를 만드는 실험으로 동기식 카운터는 앞서 만들어본 리플 카운터와 다르게 모든 플립플
|
|
|
어 시킨 다음에 1의 값을 주어야한다. 또 각 소자들의 Pin 번호의 기능을 제대로 파악하여 회로의 구성이 잘못되지 않도록 해야 한다. 같은 기능의 gate 여서 입력이 2개와 3개의 gate는 각각의 Pin 이 다른 역할을 할 수 있기 때문이다.
실험결과,
|
|
|
운터에서 출력을 로 잡은 10진 Count-Down 카운터
(9) J-K F/F를 사용하여 10진 리플 카운터를 설계하라.
1. A플립플롭의 출력은 매 클록 펄스 때마다 상태를 바꾸므로 J와 K를 1로 하여 토글될 수 있도록 한다.
2. B플립플롭의 출력은 D플립플롭의 출력
|
|
메뉴펼치기
