|
력이 Vcc/3이하가 되면 COMP2의 출력이 높아져 플립플롭을 리셋시킨다. 결국 이 트랜지스터가 OFF 되어 커패시터는 충전된다.
그림 9-3. 555를 이용한 단안정 회로구조
커패시터가 충전되어 Threshold 입력이 비교기의 기준전압 2/3Vcc 이상이 되면 비교
|
|
|
플롭-플롭의 테스트 및 래치와 플립-플롭의 몇 가지 응용회로 조합
■ 사용 부품
7486 quad XOR 게이트
7400 quad NAND 게이트
7404 hex 인버터
7474 dual D 플립-플롭
적색 LED
녹색 LED
저항 : 330Ω 2개, 1.0KΩ 2개
■ 관련이론
이제까지 본 바와 같이 조합 논리
|
|
|
Q. J·K플립플롭을 이용한 디지털 시계 만들기.
A. J·K플립플롭은 하나의 비트값을 지속적으로 유지시켜 주는 소자로서 이것을 이용하여 디지털 시계를 작성하였습니다.
디지털 시계를 나타내기 위하여 동기식 카운터방식을 사용하였으며, 00
|
|
|
확인하시오.
(1) JK FF
(2) D FF
(3) JK FF을 이용하여 D FF을 설계
2. 3단 PN sequence shift register를 구현하고 결과값을 확인하시오.
(Initial state : D1=D2=D3=1)
▶진리표에의한 파형
1)Q1의 파형
2)Q2의 파형
3)Q3의 파형
▶배선도
★고찰
|
|
|
회로도
< 실험 7 > < 실험 8 >
그림에서 봤을 때 실험 8번이 전압이 더 상승한 것을 알 수 있다.
실험순서 10:D플립-플롭에 관한 관찰 내용
회로도
심층 탐구:D플립-플롭의 응용, 패리티 테스트 회로
회로도
상 태
결 과
Data switch
0
1
D플립-
|
|
|
플립플롭으로 구성한 (a)회로를 통해 시프트 레지스터의 동작 특성을 확인 할 수 있다. 클럭이 한번 들어올 때 마다 → 순으로 데이터가 들어오는 것을 확인 할 수 있다. 4번의 클럭 변화를 통한 출력 값 변화를 확인 한 후 D = 0으로 두면 출력이
|
|
|
플립플롭
- 정 의
J-K 플립플롭을 변형 시킨 것으로 입력에 펄스 신호가 인가되면 출력이 반전동작을 한다. 즉, 클럭 펄스 2개가 입력되면 1개의 펄스가 출력(2분주)되므로 2진 계수 등의 카운터 회로에 주로 사용한다.
- 내부구조
- 진리표
CK
D
Q
|
|
|
플롭 연산의 특성
①NAND게이트 2개를 이용하여 플리플롭 회로를 구성하라.
-플립플로 회로의 셋 S와 리셋 R에 0V, 0V를 걸고 출력 Q와 를 각각 측정하라.
-플립플로 회로의 셋 S와 리셋 R에 0V, 5V를 걸고 출력 Q와 를 각각 측정하라.
-플립플로 회로
|
|
|
|
회로를 구성한다
(5)Clear 입력에 0->1로 하여 Q1Q2=00으로 만든다.
(6)클록입력에 펄스를 주어서 Q1Q2의 상태표를 기록한다.
5.Reference
디지털 회로 실험 <한양대학교>
디지털 논리 회로 <John M. Yarbrough> 1.제목
2.실험 목적
3.관련
|
|
|
플립-플롭 출력에 미치는 영향은?
Q의 출력에 어떤 영향도 주지 않아 이전상태 그대로를 유지한다.
4. 그림 17-3의 회로에서 입력 J와 K가 우연히 바뀌어졌을 경우에 어떤 영향이 관찰될 것인가?
J=Q, K=Q가 되므로 실험순서3에서와 같이 값이 변
|
|
메뉴펼치기
