|
소자
b. X1+X2+X3=0 조건을 만족
c. 발진 조건 : X3<0(용량성)일 때, X1, X2>0(유도성)
X3>0(유도성)일 때, X1, X2<0(용량성)
▶ 실기시험 측정 파형
① TP1 출력파형
주파수 :
Time/Div :
Volt/Div :
② TIME CHART 1. J-K 플립플롭
2. 미분기
3. 발진기
|
|
|
.(n은 플립플롭의 수)
6. 참고문헌
* 디지털 디자인 (M, Morris Mano, Michel D, Ciletti : 교보문고)
* http://terms.naver.com/
*http://blog.naver.com/pegacissus?Redirect=Log&logNo=8010924(74194회로) 1. 서 론
2. 이 론
3. 실 험
4. 결과 및 논의
5. 결론
6. 참고문헌
|
|
|
시뮬레이션
콤보
토의
jk플리플롭을 d플리플롭을 이용하여 게이트 레벨에서 만들었는데. 시뮬레이션이 제대로 작동하지 않았다. rest이 한번 들어간 이후부터 제대로 작동했는데 이것을 가지고 리플 카운터를 만들기가 힘들어서 베릴로그로
|
|
|
Vcc/3이하가 되면 COMP2의 출력이 높아져 플립플롭을 리셋시킨다. 결국 이 트랜지스터가 OFF 되어 커패시터는 충전된다.
그림 9-3. 555를 이용한 단안정 회로구조
커패시터가 충전되어 Threshold 입력이 비교기의 기준전압 2/3Vcc 이상이 되면 비교기는
|
|
|
Q. J·K플립플롭을 이용한 디지털 시계 만들기.
A. J·K플립플롭은 하나의 비트값을 지속적으로 유지시켜 주는 소자로서 이것을 이용하여 디지털 시계를 작성하였습니다.
디지털 시계를 나타내기 위하여 동기식 카운터방식을 사용하였으며, 00
|
|
|
확인하시오.
(1) JK FF
(2) D FF
(3) JK FF을 이용하여 D FF을 설계
2. 3단 PN sequence shift register를 구현하고 결과값을 확인하시오.
(Initial state : D1=D2=D3=1)
▶진리표에의한 파형
1)Q1의 파형
2)Q2의 파형
3)Q3의 파형
▶배선도
★고찰
|
|
|
회로도
< 실험 7 > < 실험 8 >
그림에서 봤을 때 실험 8번이 전압이 더 상승한 것을 알 수 있다.
실험순서 10:D플립-플롭에 관한 관찰 내용
회로도
심층 탐구:D플립-플롭의 응용, 패리티 테스트 회로
회로도
상 태
결 과
Data switch
0
1
D플립-
|
|
|
플립플롭
- 정 의
J-K 플립플롭을 변형 시킨 것으로 입력에 펄스 신호가 인가되면 출력이 반전동작을 한다. 즉, 클럭 펄스 2개가 입력되면 1개의 펄스가 출력(2분주)되므로 2진 계수 등의 카운터 회로에 주로 사용한다.
- 내부구조
- 진리표
CK
D
Q
|
|
|
플롭 연산의 특성
①NAND게이트 2개를 이용하여 플리플롭 회로를 구성하라.
-플립플로 회로의 셋 S와 리셋 R에 0V, 0V를 걸고 출력 Q와 를 각각 측정하라.
-플립플로 회로의 셋 S와 리셋 R에 0V, 5V를 걸고 출력 Q와 를 각각 측정하라.
-플립플로 회로
|
|
|
플립플롭을 사용하면 의 주기로 의사불규칙 이진 수열을 발생한다. 따라서 이를 확인하기 위해 (e) 회로 구성을 통해서는 PRBS 발생기를 구성했는데 실험 시 회로가 제대로 작동하지 않아 Logic Works 프로그램을 통한 회로 구성으로 실험 결과를
|
|
메뉴펼치기
