|
회로도 (i)대신 7476 JK flip-flop을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다. 1.실험제목
2.목적
3.이론
(1) 기본 RS 플립플롭
(2) RS 플립플롭
(3) PR/CLR RS 플립플롭
(4) D 플립플롭
(5) T 플립플롭
(6) 주종 플립플롭
(7)JK플립플롭
4.
|
|
|
회로이다. 기억소자라는 것을 활용해서 더 복잡한 회로를 꾸밀 수 있도록 연습과 노력이 필요해 보인다. 1. Title
2. Name
3. Abstract
4. Background
(1). 순차논리회로 (Sequential Logical Circuit)
(2). SR Latch 회로
(3). D Flip-Flop
(4). JK Flip-Flop
|
|
|
끝날 때 기분이 너무 좋았다. 앞으로도 이론을 잘 알고 정확한 실험을 하도록 노력해야겠다. ○ 순서 논리 회로
○ 플립플롭(Flip-flop, FF)
● 가상실험
● 클럭은 인가하는 방법
●실험 보고서
● 문제
● 고찰
● 비고 및 고찰
|
|
|
플립플롭은 클락 신호에 의해 동기적으로 동작하여 안정적인 데이터 처리를 가능하게 한다. 실습에서는 SR 래치, D 플립플롭, JK 플립플롭 등 다양한 종류의 래치와 플립플롭 회로를 구성하여 그 1. 요약
2. 서론
3. 실험결과
1) RS래치의
|
|
|
회로도는 <실험 1>과 크게 다르지 않지만 추가적인 게이트들을 사용했다. JK플립플롭 소자에서 출력된 결과값들이 각각 소자로 입력되어 출력된 결과들이다. 이로써 JK플립플롭이나 RS플립플롭과 같은 기본적인 플립플롭을 이용하는 실험
|
|
|
[플립플롭] 플립플롭(플립플롭회로)의 개념, 기본적인 플립플롭(플립플롭회로), PRCLR RS와 JK 플립플롭(플립플롭회로), 에지트리거와 T 플립플롭(플립플롭회로), D와 주종 플립플롭(플립플롭회로) 분석
목차
1. 플립플롭(플립플롭회로)의 개념
|
|
|
반복 한다.
② 구형파 발생기를 통해 CLK의 클럭신호 파형에 대한 , 출력파형을 오실로스코프로 확인한 후, 오실로스코프로 관측한 결과 파형을 타이밍도에 나타낸다. 1.실험 목적
2.실험 이론
(1)RS 플립플롭
(2)D 플립플롭
3.실험 방법
|
|
|
플립플롭이 그림 4 및 5의 진리표와 같이 동작함을 확인하라.
진리표와 같이 동작한다.
(6) JK 플립플롭이 그림 7의 진리표와 같이 동작함을 확인하고, PR/CLR JK 플립플롭의 회로를 그려라.
J
CLK
K
(7) 래치에 대하여 조사하고, 래치와 플립플롭의 차
|
|
|
회로로 출력은 두 개를 가지며 각각의 출력은 서로 보수 관계를 유지한다. 그러므로 두 개의 출력이 보수 관계를 갖지 않은 입력은 허용하지 않는다.
(2). 순서(순차) 논리 회로의 종류
. RS 플립플롭 ( RS flip - flop)
RS 플립플롭은 가장 일반적인
|
|
|
실습의 목표
2. 준비해야 할 재료
3. 설계 실습 개요
4. RS 래치의 특성 및 분석
5. 플립플롭의 원리 이해
6. 아날로그 회로 설계 접근법
7. 디지털 회로 구성 요소
8. 실습 진행 절차
9. 문제 해결 및 평가
10. 결과 분석 및 토의
|
|
메뉴펼치기
