|
플립플롭 IC 패키지 사진이다.
- 입력이 두 번째, 2개의 출력이 각각 다섯 번째, 여섯 번째에 있는 것이 특징이다.
JK 플립플롭
- JK 플립플롭의 \'JK\'는 집적회로를 최초로 발명한 미국의 물리학자 잭 킬비를 기념하기 위해 붙인 이름이다. J는 RS
|
|
|
JK 플립플롭(JK F/F)
- RS 플립플롭 : 입력단자 S와 R이 동시에 1일 경우, Q의 상태가 불안정
- D 플립플롭에서는 입력이 항상 같은 값이 입력되지 않도록 만들어 사용
- JK 플립플롭은 RS 플립플롭에서 S가 1이고 R이 1일 때 출력 상태가 반전
이 회로에
|
|
|
끝날 때 기분이 너무 좋았다. 앞으로도 이론을 잘 알고 정확한 실험을 하도록 노력해야겠다. ○ 순서 논리 회로
○ 플립플롭(Flip-flop, FF)
● 가상실험
● 클럭은 인가하는 방법
●실험 보고서
● 문제
● 고찰
● 비고 및 고찰
|
|
|
회로도는 <실험 1>과 크게 다르지 않지만 추가적인 게이트들을 사용했다. JK플립플롭 소자에서 출력된 결과값들이 각각 소자로 입력되어 출력된 결과들이다. 이로써 JK플립플롭이나 RS플립플롭과 같은 기본적인 플립플롭을 이용하는 실험
|
|
|
회로에서 J와 K 입력을 +5V 단자에 연결하고, clock pulse를 인가하였을 때 출력 파형을 관찰하여 파형을 도시하라.
Clock pulse를 인가하기 전에 CLR은 접지 후 +VCC에 접속하고, PR은 +VCC에 접속한다.
⇒ 실험 (8)도 실험 (7)과 같은 회로여서 그런지 같은
|
|
|
플립플롭이 그림 4 및 5의 진리표와 같이 동작함을 확인하라.
진리표와 같이 동작한다.
(6) JK 플립플롭이 그림 7의 진리표와 같이 동작함을 확인하고, PR/CLR JK 플립플롭의 회로를 그려라.
J
CLK
K
(7) 래치에 대하여 조사하고, 래치와 플립플롭의 차
|
|
|
반복 한다.
② 구형파 발생기를 통해 CLK의 클럭신호 파형에 대한 , 출력파형을 오실로스코프로 확인한 후, 오실로스코프로 관측한 결과 파형을 타이밍도에 나타낸다. 1.실험 목적
2.실험 이론
(1)RS 플립플롭
(2)D 플립플롭
3.실험 방법
|
|
|
회로로 출력은 두 개를 가지며 각각의 출력은 서로 보수 관계를 유지한다. 그러므로 두 개의 출력이 보수 관계를 갖지 않은 입력은 허용하지 않는다.
(2). 순서(순차) 논리 회로의 종류
. RS 플립플롭 ( RS flip - flop)
RS 플립플롭은 가장 일반적인
|
|
|
회로에 저장 되는 값
이 0000이 되어서 초기화가 된다. 그러면 다시 0000부터 10인 1001 까지 카운
터가 되고 다시 0000으로 초기 값으로 되돌아가는 회로가 된다.
-> 동기식: 동기식 카운터는 클리어를 이용 하지 않고 jk 플립플롭의 토글 되는 현
|
|
|
플롭 두 개를 사용해서 직렬 입력-병렬출력 시프트 레지스터 회로를 회로도 3번을 보고 구성하였다. 마지막 실험도 1,2번 회로구성과 같이 하였는데 한 가지 다른점이 있었다. DIN에 1을 인가하고 Q0와 연결된 LED가 점등되는 것을 확인한 후, DIN
|
|
메뉴펼치기
