|
입력 D로 바뀐 것으로 입력 D가 클럭 동기 RS 플립플롭의 입력에 S에 그대로 연결되고 입력 R에는 입력 D가 NOT 게이트를 거쳐 연결되는 것 이다. 이렇게 구성된 회로의 동작은 다음과 같다. 가. D 플립플롭
나. JK 플립플롭
다. 8bit-Counter
|
|
|
회로도 등을 나타내었다.
(a) 상태천이도
(b) 여기표
(c) 논리식
(d) 회로도
그림 9-6. BCD 카운터
3. 사용부품 및 계기
오실로스코프
Function generator
74LS112(2개)
74LS00(1개) 1. 실험목적
2. 관련이론
1) 동기식 순차회로와 비동기식 순차회로
2)
|
|
|
회로도 등을 나타내었다.
(a) 상태천이도
(b) 여기표
(c) 논리식
(d) 회로도
그림 11. BCD 카운터 Chapter 1. 관련 이론(Theoretical Background)
동기식 카운터와 비동기식 카운터란?
비동기식 증가형 카운터와 감소형 카운터
비동기식 BCD 카운터
|
|
|
플롭은 한 비트의 데이터( 1또는0)를 저장할 때 매우 유요하게 사용됩니다. D 플립-플롭은 클록과 하나의 입력만을 갖고 있습니다. 클록 펄스가 공급될 때 D입력이 HIGH이면 플립-플롭은 SET되며, D입력의 HIGH는 클록 펄스의 포지티브-고잉 에지에
|
|
|
플립플롭의 동작원리에 대해서 조금더 공부를 할수 있었고, 2번실험
에서는 직접 카르노맵을 이용해 식을 만들고, 회로를 설계하여 카운터를 만들었을
때 성공의 뿌듯함을 느꼈었다.
3번 실험은 74161 소자를 사용함으로 카운터를 직접 설계하
|
|
|
회로를 설계하라. 단, D 플립플롭과 NAND, NOT만을 사용하여 회로를 구성하라. (준비물 : SN7474, SN7404, SN7400)
(2) 실험 1에서 PRESET=0으로 놓으면 데이터는 SI로 입력되겠는가?
데이터를 쉬프트 시킬 때 PRESET은 어떤 상태로 하여야 하는가?
(3) 실
|
|
|
. 이번실험을 통해 컴퓨터의 기본적인 데이터 송수신 기능에 대해서 알게 되었으며 555타이머를 통해 원숏을 구현하는 방법에 대해서 알게 되었습니다. 1. 실험날짜
2. 공동실험자
3. 실험 부품
4. 실험 결과 및 분석
5. 결론
|
|
|
많이 쓰이는 것 같았다. 비교적 어려운 실험이었고 이를 통해 단안정 멀티바이브레이터와 비안정 멀티바이브레이터 설계 방법에 대해서 알게 되었습니다. 1. 실험날짜
2. 공동실험자
3. 사용부품
4. 실험결과 및 분석
5. 결론
|
|
|
플립 플롭이나 R-S 플릅 플롭 으로도 시프트 레지스터를 구성할 수 있지 않을까? 라는 추측도 해보 았다.
<자료> 74LS74, 74LS76의 핀 배열과 기능
J, K : DATA INPUT
CK : CLOCK INPUT
PR : PRESET(SET ALL Q=1)
CLR : CLEAR(SET ALL Q=0)
GND : GROUND
VCC : INPUT VOLTAGE(+5V)
D :
|
|
|
플립플럽은 비동기로 Q의 신호가 결정되고 이 신호가 액티브 되면 클럭과 입력은 무시되는 최우선 신호이다. S-R 래치 기능과 유사하다.
JK플립플롭 이란?
JK 플립플롭은 RS 래치에서 금지된 입력(RS 래치에서 RS=\'11\')을 토글로 바꾸어 동작하도
|
|
메뉴펼치기
