|
가감산기(Adder & Subtracter)
실습 날짜 : 10월 4일
목적 : 4비트의 가감산기를 이해하고 회로도를 설계하여 그 기능과 수행과정을 익힌다.
회로도
＿고찰
4비트 가감산기의 설계는 위 회로도와 같이 설계가 가능하다.
4비트 가감산기의 진리표
제어
|
|
|
가감산기
entity fouurbit_lsi is
Port ( C0 : in STD_LOGIC;
A : in STD_LOGIC_VECTOR(4 downto 1);
B : in STD_LOGIC_VECTOR(4 downto 1);
S : out STD_LOGIC_VECTOR(4 downto 1);
C4 : out STD_LOGIC);
end fouurbit_lsi;
architecture Behavioral of fouurbit_lsi is
signal TMP : std_logic_vector ( 5 downto 1);
beg
|
|
|
1. 목표
2. 이론
1)반가산기
2)전가산기
3)이진병렬가산기
4)반감산기
5)전감산기
6)가감산기
|
|
|
가감산기를 설계하면서 처음엔 어떻게 하면 4개의 가산기를 연결할 수 있는지 몰랐었으나, 조원과 머리를 맞대고 고민한 결과 수차례의 trial & error을 반복하여 입력 및 출력변수를 새로 조정하고, 임의의 signal을 만드는 방법으로 문제를 해결
|
|
|
데 2개의 Digit가 요구되므로 2개의 출력이 필요하다. 1. 설계 이론
- 반가산기 & 전가산기 & 전감산기 & 4Bit 가감산기
2. 설계 과정
① 스펙작성
② 수식화
③ 기술매핑
④ 검증
-결과파형
3. 설계 결론 ( 결과 분석 및 논의)
|
|
메뉴펼치기
