|
up-counter 10일 때는 down-counter로 작동하는 것을 확인하였습니다.
Digital system design Project #2
2. System 2
이번에는 7-segment로 작동하기 위한 회로도를 구성하는 작업입니다. 0부터 15까지 총 16가지의 숫자가 LED를 통해 나타나고 그 값들은 System1의 input(
|
|
|
디지털회로설계 및 언어
Verilog practice
2000000000 000
Practice 1: Up counter
Practice 2: Down counter
Practice 3: Up-down counter
Practice 4: Moore FSM “1011” Sequence Detector
Prob.1: Falling Edge Detector
Falling_Edge_Detector.v source code
module Falling_Edge_Detector(sequence_in,clock,reset,de
|
|
|
5. 결과
12진 카운터를 JK플립플롭으로 설계해봤습니다. VHDL을 사용하는 것이 아직은 익숙치 않아 힘들었지만 꽤 길게 짜여진거에 비하면 쉬웠습니다. 그리고 플립플롭의 사용 방법과 용도를 확실히 알 수 있는 계기가 된 것 같습니다.
|
|
|
카운터에서는 up-counter로만 구현되며 60 이상의 숫자 범위를 넘지 않도록 구현된다.
즉, 60s -> 1m
60m -> 1h
그러나 24h이 되는 찰나에 모든 s, m, h를 0값으로 보낸다.
==> 파형을 볼 시에는 뒤에 시와 분이 변하는 것도 보기 위해서 Option에서 Gri
|
|
|
실험들도 미리 공부하고 결과 값을 예상할 수 있었습니다. 만약 7번 이후의 실험을 했더라면, up/down-counter들과 감산 및 가산 계수에 대한 동작을 확인해 볼 수 있었을 것입니다. 실험목적
실험 (짝수 번 실험 시뮬레이션)
비고 및 고찰
|
|
 |
up the marketing education for sellers. 제1장 서론 ·················1
제1절 연구배경 ·················1
제2절 연구목적 ···················4
제3절 연구구성 ················4
제2장 이론적 배경 및 선행연
|
|
|
up) 전압 없이 자체발광하며 최단 응답시간과 고품질 디스플레이 형상을 나타낼수 있다. 이 논문에서 구현한 Digital Controller 는 8-bit 또는 16-bit Data를 처리 할 수 있는 구조를 갖고 있기 때문에 user에 의한 pin설정에 의해 간단화 할 수 있다. Data La
|
|
메뉴펼치기
