|
= PCWriteCond2 || PCWrite;
//Instruction Register wire
wire [31:0]Instruction;
//ShiftLeft 2 wire
wire [31:0]ShiftLeft2_1;
wire [27:0]ShiftLeft2_2;
wire [31:0]JumpAddr;
//ALUOut Register wire
wire [31:0]ALUOut; 소스코드 전문입니다.
각 블럭 별로 폴더별로 나눠져있습니다.
|
|
|
디지털회로설계 및 언어
Verilog practice
2000000000 000
Practice 1: Up counter
Practice 2: Down counter
Practice 3: Up-down counter
Practice 4: Moore FSM “1011” Sequence Detector
Prob.1: Falling Edge Detector
Falling_Edge_Detector.v source code
module Falling_Edge_Detector(sequence_in,clock,reset,de
|
|
|
|
11, 폴더 3
▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒
Mini C를 Java로 구현.hwp
1. Mini C 상태 전이도 작성
2. Mini C를 Java로 구현한 Source code
3. Java로 출력한 결과물
|
|
|
320)%12+(122/2)*2
Get Input Ok...
Postfix : 10320*12%1222/2*+
Prefix : +%*1032012*/12222
evaluation of input : 130
Press 'q' key to quit.
Press 'h' key to see Input Grammer
Press any other key to contiue.
Goodbye and thanks for using this software 1. Source Code ( hw8.c ) -3 -
2. 실행 화명
|
|
|
Verilog Code를 이용하여 설계하였고 설계과정 중에서 오류도 많이 발생했고 여러 번의 수정을 거쳐 완성하게 되었다. MP3의 전체 알고리즘을 구현한 것은 아니지만 어느 한 부분을 설계해 봄으로써 MP3 전체의 구조를 공부하게 되었고 IMDCT라는 구
|
|
메뉴펼치기
