|
자들을 한 개의 4bit 덧셈기를 이용하여 디스플레이 하기쉽도록 다시 연산하여 출력하는 회로이다. 이 회로에 위에서 언급했던 뺄셈기의 원리를 조금만 적용하면 BCD 4bit 덧셈기/뺄셈기를 구현할수 있다. 즉 이 회로를 가지고 조금만 생각해 보
|
|
|
4Bit 덧셈기 2개,AND 게이트 2개,OR 게이트 1개로 구현가능.
Decimal
symbol
BCD
digit
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
5. 실험 계획
[BCD 덧셈기_뺄셈기]
=> 스위치를 눌렀을 때는 2번째 입력이 보수가 취해지고 스위치를 누르지 않
|
|
|
해당하는 수에 0110을 빼주면 이를 BCD로 확인할 수 있다.
0110
0111
+
0101
0100
1011
1011
1011
1011
-
0110
0110
0101
0101
BCD 에 3을 더하여 Excess-3 코드로 변환시키고 더해준다.
따라서 정답은 1011 1011(Excess-3) 이다.
다시 3을 각각 빼주어서 BCD로 바꾼 다음 확인
|
|
|
CD 가감산기의 결과
1) symbol_1
adder
adder symbol
2) symbol_2
full adder
full adder symbol
3) symbol_3
input_1
input_1 symbol
4) symbol_4
fulladder_2
fulladder_2 symbol
5) symbol_5
input_2
input_2 symbol
4) 최종 회로도
회
로
도
functional
[덧셈기]
functional
[뺄셈기]
★ 고찰
- BCD 가감산
|
|
|
기호 C5, S4, S4, S2 그리고 S1을 부여하였다. Binary sum 아래의 행들은 4비트 덧셈기의 출력에서 나타날 2진수 값을 나타낸 것이다. 두 10진수의 출력합은 BCD형태로 표현해야 하고, BCD sum 아래의 행들에 나타낸 형태로 표현되어야 한다. 문제는 Binary S
|
|
 |
BCD 기반 복합 모델 개발 등에도 참여하고, AI 기반의 모델 최적화 기법과 반자동화된 측정-추출 프로세스를 통해 SPICE 모델의 정확성과 생산성을 동시에 향상시키는 데 기여하겠습니다. 궁극적으로는 고객사 Tape-out 성공률을 높이고, DB하이텍
|
|
 |
BCD·전력 공정별 PDK 품질을 고도화하고, 고객 설계 효율성과 Tape-out 성공률을 높이는 데 기여하고자 합니다. 또한, 최신 EDA 툴 환경에 발맞춰 Python 기반 자동화 스크립트, AI 기반 모델 최적화 도입 등 차세대 PDK 체계 구현에도 앞장서겠습니다.&
|
|
메뉴펼치기
