|
때 Ln에서 출력이 발생되는 것을 확인해 볼 수 있었다.
실험 5는 CLK이 1로 올라가는 순간 D가 1이라면 Q의 값이 0에서 1로 변화하는 것을 확인할 수 있었다. 1. RS latch
2. enable이 있는 RS latch
3. D latch
4. 1 chip D latch
5. edge triggered D flip-flop
|
|
|
Edge-Triggered D Flip-Flops
⑤ 7476 - Dual J-K Flip-Flops with Preset and Clear 논리회로 실험 5. 인코더 (Encoder)
실험 1. 인코딩 - 10진 / Excess - 3 코드
실험 2. 7 segment 표시기를 갖는 BCD 카운터
논리회로실험 6. Latch & Flip Flop
(1) 예비과제 (1)에서 구한 R-
|
|
|
다른 문제는 BUTTON을 눌렀을 때 일어나는 clk의 수많은 진동이다. 이 문제를 해결하기 위하여 R-S latch를 작성하였다. partⅠ R-S latch
partⅡ D-latch
partⅢ Master-Slave D Flip-Flop
partⅣ Gated D-latch, edge triggered D flip-flop
partⅤ Hexadecimal Value Loader
|
|
|
플립플롭의 기억용량
2. 플립플롭의 개요와 동작
3. 타이밍관련 매개변수
준비시간과 유지시간
전달지연시간
최대 클럭주파수
4. 종류
SR 플립플롭 vs. D 플립플롭
JK 플립플롭 vs. T 플립플롭
Master-Slave 플립플롭 없음
|
|
|
Edge Triggered D Flip-flop 진리치표 출력 결과와 D Latch 진리치 표를 비교하고, 차이점을 설명하여라.
⑤ 데이터 스위치 sw2를 ‘HIGH'로 SET한다. 그리고 나서 sw2를 ’LOW'에서 ‘HIGH'로 변 화시켜가며 출력 L1를 관찰하라.
L1의 결과가 변하지 않음을 주목
|
|
|
된 SR 플립플롭
2.NAND 게이트로된 SR플립플롭
<래치(Latch)회로>
1.D 래치
2.JK 래치
3.T 래치
<마스터-슬레이브(Master-Slave)FF>
<플립플롭 (Flip-Flop)>
1.RS 플립플롭
2.D 플립플롭
3.JK 플립플롭
4.T 플립플롭
<플립플롭의 여기표(Exciton Table)>
|
|
|
Flip-Flop
1) Flip-Flop의 종류
ⅰ) Edge-triggered flip-flop
① Edge-trigger S-R flip-flop
② Edge-trigger D flip-flop
③ Edge-trigger J-K flip-flop
ⅱ) 비동기 입력
ⅲ) Master / Slave Flip-Flop
2) Flip-Flop의 동작특성
ⅰ) 전파지연시간
ⅱ) Set Time
ⅲ) Hold
|
|
|
edge-triggered flip-flop and counter study, Microelectronics Journal, Volume 41, Issue 1, 2010, Pages 56-63. https://doi.org/10.1016/j.mejo.2009.12.008 목차
1. 서론
2. 본론
1) 에지트리거 플립플롭(D-, JK-, T-)의 진리표 및 특성 비교
2) 에지트리거 플립플롭(D-, JK-, T-)의 상
|
|
|
edge-triggered flip-flop )
1000 상태에서 다시 클럭이 발생
3. 결 론
1. 문제점 보완 및 수정 사항
첫 제작시 배선 문제를 가볍게 생각해 납땜 위주로 진행하다 보니 선이 기판 위에서 어지럽게 널려있고 꼬이는등 문제가 발생했다. 이를 해결하기 위해
|
|
|
Flip-Flop실험 결과파형
1) Input clk(clock)에 빨간색 동그라미를 친 부분이 Positive Triggered되는 부분이다. 이 때 Input d는 0(Reset)상태인데, Input clk는 Input d의 상태에 따라 결과 값이 달라진다.
2) clk가 Positive Edge로 Triggered될 때, Input d가 0인 상태이면 Out
|
|
메뉴펼치기
