|
때 Ln에서 출력이 발생되는 것을 확인해 볼 수 있었다.
실험 5는 CLK이 1로 올라가는 순간 D가 1이라면 Q의 값이 0에서 1로 변화하는 것을 확인할 수 있었다. 1. RS latch
2. enable이 있는 RS latch
3. D latch
4. 1 chip D latch
5. edge triggered D flip-flop
|
|
|
RS-FF로 채터링을 없애고 중간에 RC(바뀌었지만)로 EDGE만 끄집어 내어 단펄스를 만드는 것이다.
5. 검토 및 고찰
이번실험은 기억소자로서 플립플럽의 기본 개념을 이해하고, RS 및 D 플립플럽의 원리 및 동작특성을 이해하는 것이었다. 수업시간
|
|
|
RS 플립플롭은 표 1과 같은 진리표를 갖게 된다.
표 1. 기본적인 RS 플립플롭의 진리표
R
S
Q (Q1)
0
0
사용하지 않음
0
1
0
1
0
1
1
1
이전 Q
2) 게이트를 가진 RS 플립플롭 (gated RS flip-flop)
게이트를 가진 RS 플립플롭은 그림 2와 같이 입력신호 R, S가 게이
|
|
|
에 0,0이 입력되는 것과 같으므로 출력은
변화 없음(이전상태유지)
C=1인경우
D=0 일 때 RS-FF에 S=0, R=1이 입력되므로 출력은 0 상태 유지
D=1 일 때 RS-FF의 S=1, R=0 입력과 같으므로 출력은 1 상태 유지
입력과 동일한 결과를 출력하므로 어떤 내용을
|
|
|
ff-shift33.pdf)
1. R-S F/F의 회로와 응용
(1) RS-FF의 주요 기능
◎ R-S F/F의 래치(Latch)기능
◎ 채터링(Chattering)방지 기능
(2) RS-FF 회로의 동작 실험
(3) R-S F/F 회로를 응용한 ON/OFF 전자스위치
◎ RS-FF 스위치 회로의 동작
◎ 모터 구동회로 및 전
|
|
메뉴펼치기
