|
<Quartus II 사용법 및 Verilog HDL 4bit adder>
1. 실험 제목 : Verilog HDL을 이용한 가산기 설계
2. 실험 목적
- Verilog HDL 언어를 학습한다.
- QuartusII 프로그램의 사용법을 익힌다.
- HBE-ComboII 실습장비의 사용법을 익힌다.
<Verilog HDL>
Ver
|
|
|
Multiplier
≪ 그 림 ≫
accumulator
Load가 1일땐 출력값에 Multiplier를 넣음
Sh가 1일땐 출력값을 오른쪽으로 shift
Add일땐 adder값을 출력값 8~4bit 부분에 넣는다.
맨 뒷 비트는 다음 클락에서 더할지 말지를 선택하게 해준다.
≪
|
|
|
발생하는 캐리값이다.
모든 실행이 끝나면, endmodule 키워드로 모듈을 종료한다. ① Verilog HDL(Verilog Hardware Description Language)
① - ⅰ. Module
① - ⅱ. Port
① - ⅲ. Nets, Registers, Vectors
① - ⅳ. 기타 사항
② ModelSim
③ 32-bit adder의 설계
|
|
|
HDL) 중 하나인 VERILOG HDL은 아날로그 회로를 논리 합성하여 디지털 회로로 만들어 설계를 만드는 것이다. 텍스트 입력으로 이해하기 쉽고 시뮬레이션으로 결과를 예측 할 수 있는 기술이다. VERILOG HDL 이용하여 자신이 원하는 IC를 설계 및 제작,
|
|
|
구조
③ 상용 Network Processor의 소개 - Intel IXP1200
④ Verilog HDL
2) 지금까지 연구한 내용
① 802.11 MAC에서 처리되어지는 Frame들의 Format
② Frame Generation하는 과정을 C/C++로 모델링
2. 연구진행계획
3. 참고문헌
* 첨부 1
* 첨부 2
* 첨부 3
|
|
 |
Verilog-HDL을 이용하여 설계해보고 성능을 분석해 보았다. Hamming code를 설계하기까지 많은 시행착오가 있었다. 알고리듬의 이해, Simulink 툴 사용의 미숙으로 인한 시행착오 등 이런 문제들을 해결하기 위해 인터넷에서 자료 조사와 서적을 통한
|
|
 |
심분야 [200자]
정보과학을 전공하며 임베디드 소프트웨어 전반에 걸친 지식을 쌓을 수 있었습니다. 무선통신센서네트워크를 통한 센서 및 모터 제어기술, Verilog HDL을 이용한 반도체 설계에 관심을 두고 공부하며 SW개발자로서의 역량을 기를
|
|
 |
. FA팀에서 현장교육을 받으면서 MPEG 표준을 이용한 동화상 처리 기술과 이미지 센서의 기본적인 특성과 설계 방법에 대해 배울 수 있었습니다. 또한 JPEG 알고리즘을 Verilog HDL로 구현함으로써 하드웨어적인 감각도 키울 수 있었습니다.
|
|
메뉴펼치기
