|
D플립플롭이 하나 더 사용되는 차이가 있었다.
시뮬레이션 결과는 밀리 머신에서의 약간의 튐현상을 제외하고는 똑같다는걸 볼수 있다.
다음으로 다른 종류의 회로를 하나더 설계해 보았다. D플립플롭을 하나 더 사용하여 쉬프트 레지스터처
|
|
|
D변환기는 1회의 타이밍으로 모든 처리를 완료하기 때문에 고속처리가 가능하다. 또 아날로그 신호에 의한 샘플링 및 샘플홀드를 필요로 하지 않는다. 그러나 양자화 비트수가 많아지면 비교기의 수도 증가하게 된다. 예를들면 8비트 양자화
|
|
|
연산
4-3-1 래치(latch)와 플립플롭(flip-flop)
(1) 비동기식 S-R 래치(latch)
(2) 동기식 S-R 래치와 S-R 풀리풀롭
(3) D 래치와 D 풀리풀롭
(4) J-K 풀리풀롭
(5) T 풀리풀롭
4-3-2 레지스터와 카운터
(1) 레지스터(register)
(2) 카운터(counter)
|
|
|
레지스터의 블록도
정보의 저장과 출력이 이루어지기 위해서는 입력 단자에 인가된 입력 정보가 기존에 존재하는 정보를 대체하여 저장되고 출력에서 이 정보를 액세스할 수 있어야 한다. 제 6장에서와 같이 D 플립플롭의 특성 방정식은
Q+ = D
|
|
|
D-FF회로의 동작
나. D-FF를 이용한 이동 방향을 검출회로
(1) 회로와 패턴
◎ 회로 설명
◎ 플립플롭회로의 변환
5. 시프트 레지스터(Shift Register)회로와 응용 제작
(1) 시프트 레지스터의 구조와 동작 실험
(2) 시프트레지스터 응용 LED 점
|
|
|
플립플롭 외에도 뒤에서 배울 레지스터(Register), 카운터(Counter)등이 있다.
- 위 사진은 D 플립플롭의 기호이다. D 플립플롭은 1개의 입력(D)과 2개의 출력(Q, Q\') 및 CK를 가지고 있다.
- 위 사진은 D 플립플롭의 진리표이다. 진리표를 보면 D = 1일 때
|
|
|
8비트 회로이므로 논리장치, 출력선택 MUX는 각각 8개씩 사용.
>산술장치의 경우 8비트 캐리 룩 어헤드방식의 전가산기 1개를 이용.
2. 레지스터 설계
>ALU에서 나온 출력값을 3X8 디코더를 이용하여 8개의 8비트 레지스터중 하나에 값을 저장
&
|
|
|
레지스터에 저장된 데이터를 rotate 시키고 (즉, 4비트 우 쉬프트 레지스터의 마지막 비트의 출력을 입력으로 받아들이는 구조), control 신호가 1이면 새로운 데이터를 In에서 받아 쉬프트 시키는 회로를 설계하라. 단, D 플립플롭과 NAND, NOT만을 사
|
|
|
레지스터 등을 구성하는데 사용 플립플롭에는 RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등 여러 가지종류가 있다. 1비트의 정보를 저장할 수 있는 장치로 정상 출력과 보수화된 출력(Q,Q\')을 가짐
Q = 1 : Set, Q = 0 : Reset
클록(Clock,C)이라
|
|
|
D 플립플롭
- D-F/F은 현재 Q가 저장하고 있는 한 비트의 정보를 다음 입력이 들어올 때까지 유지
- 이 플립플롭은 한 비트 시간의 지연(delay) 소자 역할
- 한 비트 정보를 임시로 보관하는 레지스터(register)로 많이 사용
5. JK 플립플롭(JK F/F)
- RS 플
|
|
메뉴펼치기
