|
레지스터 등을 구성하는데 사용된다. 플립플롭에는 RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등 여러 가지 종류가 있다. 비동기식 RS 플립플롭비동기 2진 카운터, 비동기식 10진 카운터, 동기식 2진 카운터, 직병렬 계수기
[참고 문헌]
-
|
|
|
레지스터로 사용가능
직렬 가산기는 회로가 작다는 장점이 있지만, 직렬로 연속 동작을 시키려면 많은 시간이 걸린다
직렬 가산기
반감산기
반감산기는 반가산기와 마찬가지로 두 개의 수에 대한 감산기
A
B
D
Br
0
0
0
0
0
1
1
1
1
0
1
0
1
1
0
0
반
|
|
|
Register
2) 목적
3) 관련이론(참고문헌)
레지스터
직렬전송
병렬 로드가 가능한 양방향 자리 이동 레지스터
자리이동 레지스터 (Shift Register)
링 카운터(ring counter)
존슨 카운터(Johnson counter)
의사불규칙 이진수열 발생기
4) 실험 순서
|
|
|
로 데이터를 받는 수신기는 그림(12)와 같이 설계 되어진다.
직렬데이터
그림(12)
- 그림(12)와 같이 직렬데이터는 상단에서 들어오며 각각 D 플립플롭에는 반전되어 클럭으로 들어가고 시프트레지스터에는 그대로 J 입력으로 들어간다. 그리고
|
|
|
레지스터에 관한 실험이다. 브레드 보드 위에 74LS74 D 플리플롭 두 개를 사용해서 직렬 입력-병렬출력 시프트 레지스터 회로를 회로도 3번을 보고 구성하였다. 마지막 실험도 1,2번 회로구성과 같이 하였는데 한 가지 다른점이 있었다. DIN에 1을
|
|
|
플립플롭, 레지스터, 계수기
(결과보고서 - 추가)
2. 실험내용 및 결과
2.1 T-Flip-Flop
2.1.1 source
2.1.2 출력파형
입력값 t가 1일때, 클럭값이 0에서 1이 될 때에 출력은 전 출력값의
반전이 되어 나타난다.
2.2 Shift Register
2.2.1 source
2.2.2 출력파형
D-Flip-Fl
|
|
|
레지스터 T1CON의 인터럽트 대기 비트 TAIP를 자동적으로 1로 설정한다. 재장전이 TxH레지스터의 내용을 바꾸지는 않는다.
모드 3(2개의 8비트 타이머)
모드 0, 1, 2와는 달리, 모드 3에서 타이머 C는 2개의 8비트 타이머로, 동작하지만 타이머 D는 동
|
|
|
레지스터와 블록을
초기상태로 만들기 위해 리셋 펄스를 가한다.
(5) CPU 버스 제어 신호
CPU의 버스를 제어하는 신호이다.
① (Bus Request) : 외부 회로에서 CPU에 어드레스 버스, 데이터 버스의 사용을 요구하는 신호 이다. 이 신호로 Z80 CPU의 어
|
|
|
8비트, 각 4비트를 갖는 세 개의 레지스터 필드, 12비트를 갖는 한 개의 displacement 번지필드 등이다. R필드는 오퍼랜드로서의 레지스터를 나타내며, XR은 인덱스 레지스터, BR은 베이스 레지스터를 나타낸다. 번지 필드 D는 12비트로 BR의 베이스 번
|
|
|
플립플롭의 출력의 출력 상태를 나타내는 도표이다.
[그림 2] 링 카운터
3. 참고 자료
디지털 논리와 설계, 유황빈 (정익사) 437-438page N체분 계수기와 10진계수기
1. 목적
2. 참고 사항
3. 참고 자료
Shift Register와 Ring Counter
1. 목적
2.
|
|
메뉴펼치기
