|
플립플롭(플립플롭회로)
주종 플립플롭은 2개의 별개 플립플롭으로 구성한다. 한 회로는 주인의 역할을, 다른 회로는 종의 역할을 하며 전체적인 회로를 주종 플립플롭이라 한다.S-R 주종 플립플롭의 논리도가 있다. 이것은 주 플립플롭과 종
|
|
|
플립플롭의 Setup time 및 hold time >
< 74LS74 D 플립플롭의 Setup time 및 hold time >
② Tplh, Tphl
플립플롭은 클록에 반응하여 출력이 변화되기 때문에 클록에 대한 전달지연시간은 Tplh와 Tphl의 2종류가 있다. Tplh는 클록의 상승 모서리 시점부터 출
|
|
|
R-S latch 구성 및 출력
실험 사진 첨부
예비회로 조사를 통한 출력과 비교
Latch 대한 개념 이해
실험 분석
R-S F/F의 회로 구성
J-K f/f 을 구성
J-K F/F 대한 개념 이해
실험 분석
토글 값이 제대로 나오지 않는 이유에 대한 분
|
|
|
플립플롭|작성자 enly 4 - 3 수치적 연산
4-3-1 래치(latch)와 플립플롭(flip-flop)
(1) 비동기식 S-R 래치(latch)
(2) 동기식 S-R 래치와 S-R 풀리풀롭
(3) D 래치와 D 풀리풀롭
(4) J-K 풀리풀롭
(5) T 풀리풀롭
4-3-2 레지스터와 카운터
(1) 레지
|
|
|
플립플롭(1) …………………………… 48
실험 8. 플립플롭(2) …………………………… 48
1. 실험 목적 …………………………… 48
2. 기초 이론 …………………………… 48
3. 예비 보고서 …………………………… 53
4. 실험 기자재
|
|
 |
회로에서 구현하였던 회로를 구현하기에는 광범위한 회로가 요구됨으로 인하여 UP신호가 들어가는 곳에 PMOS로 들어가는 하나의 입력신호를 인가하였고 NMOS 쪽에는 DOWN신호를 인가하여 위상간의 차이를 전하펌프에서 전류의 크기로 바꾸어 전
|
|
|
논리과정을 설명하는 데 주안점을 두었으며, 후반부에 실제 사용한 회로도 및 프로그램을 수록하였습니다.
,
Ⅱ 본론
2.1 기본 원리
(1) 주차 시뮬레이션
1) 주차 공간에 대한 데이터를 로드 한다. (실제 구현의 경우 주차 공간에 대한 데이
|
|
 |
회로1,2, 집적회로, 디지털논리회로1,2, 고급디지털회로 과목을 수강하며 회로에 대한 심화 지식을 쌓았습니다. 특히 고급디지털회로에서 부동소수점 곱셈기, 월리스 트리, 4족 로봇의 동작 등을 Verilog로 작성하는 과정에서 RTL 설계 역량을 길
|
|
 |
회로1,2, 집적회로, 디지털논리회로1,2, 고급디지털회로 과목을 수강하며 회로에 대한 심화 지식을 쌓았습니다. 특히 고급디지털회로에서 부동소수점 곱셈기, 월리스 트리, 4족 로봇의 동작 등을 Verilog로 작성하는 과정에서 RTL 설계 역량을 길
|
|
 |
[프로그래밍및실습/A+] C 언어로 프로그래밍을 학습.
[전자회로및설계(1)/A+] 전자의 전반적인 이해와 기본적인 회로를 설계 하였습니다.
[공업수학/A+] 전기관련분야를 이해하기 위한 과정을 학습.
[디지털공학/A+] 순서논리회로의 분석 및 설계
|
|
 |
논리회로(2013) / A+학점 취득
전자회로1(2013) / A-학점 취득
회로이론1(2013) / A+학점 취득
전자장1(2013) / A학점 취득
전자회로2(2013) / B+학점 취득
회로이론2(2013) / A+학점 취득
전자장2(2013) / A학점 취득
마이크로프로세서0000(2014) / A학점 취득
전자회
|
|
 |
논리회로설계실험 과목을 들었을 때 Rov-Lab 3000을 이용한 알람기능을 가진 디지털시계를 만들기 위해서 실험실에서 밤을 새며 알고리즘을 연구, 구현해 결국엔 원하는 결과물이 만들어져 즐거웠던 적. 이 경험들이 계속해서 머릿속에 좋은 기
|
|
메뉴펼치기
