|
<= '1';
else
key_det <= '0';
sw1_det <= '0';
sw2_det <= '0';
end if;
end if;
end process; [db]
[doorlock]
[incremental_db]
door_lock.done
door
|
- 페이지 51페이지
- 가격 3,000원
- 발행일 2012.06.24
- 파일종류 기타
- 발행기관
- 저자
|
|
<-70
위상잡음
dBc/Hz
@1kHz offset
<-80
설계된 PLL회로의 특성을 미리 알아보기 위해 National Semiconductor사에서 제공하는 시뮬레이션을 이용하여 특성을 알아보았다. 아래에 보이는 그림 4.5, 4.6, 4.7이 각각 Lock time analysis, Phase noise, Bode plot를 나타내
|
- 페이지 35페이지
- 가격 3,000원
- 발행일 2008.03.04
- 파일종류 한글(hwp)
- 발행기관
- 저자
|
|
<1> 이 석 호, 광대역 아날로그 Dual - Loop Delay Locked Loop, 동국대학교 대학원 전 자공학과 석사 논문 , 국회도서관 DLL 석사논문 자료실. 2005.
<2> RF Design House, PLL / VCO 부분 , http://www.rfdh.com/
<3> 이 윤 우 , 성 창 경 , 최 우 영, A Low-Voltage
|
- 페이지 28페이지
- 가격 3,000원
- 발행일 2010.02.22
- 파일종류 한글(hwp)
- 발행기관
- 저자
|
|
rque Converter 의 고속 회전시 Lock-up Damper 해석
Brake Pedal 하중 인가시 영구변형량 예측 해석
Brake Piston Seal 의 작동 시 거동 해석
Parking Brake 의 작동 시 구조성능 예측 해석
Rack & Pinion Gear 의 작동 시 구조 해석
Hood Latch 의 영구변형량 예측 해석
|
- 페이지 43페이지
- 가격 5,000원
- 발행일 2012.06.19
- 파일종류 한글(hwp)
- 발행기관
- 저자
|
|
& 비휘발성 프로그램 메모리
8KB ISP(In-System Programmable) 플래시 메모리
512B 내부 SRAM
512 ISP(In-System Programmable) EEPROM 메모리
플래시 프로그램 Lock 과 EEPROM 데이터의 보안 기능
직렬 통신 포트를 사용한 ISP 기능
-주변 장치의 특징
8
|
- 페이지 67페이지
- 가격 10,000원
- 발행일 2014.10.17
- 파일종류 압축파일
- 발행기관
- 저자
|