|
실험적 평가방법의 논리 3. 진실험적 평가방법의 장·단점 4. 진실험적 평가방법의 한계와 개선방안 Ⅲ. 결론 Ⅳ. 참고문헌 ================== 함께 제공되는 참고자료 목록 ================== 참고자료1. 진실험.hwp 참고자료2. 진실험설계.hwp 참고자료3.
|
|
|
설계와 논리회로\', \'전산기 구조\' 등과 같은 H/W 관련 과목의 전면적인 수정이 언젠가는 도래하리라는 염려을 낳게합니다.
언젠가 모 교수님께서 \'이론이 너무 자주 변해서 공부하거나 가르치기가 힘들다\'라고 하신 말씀이 생각나는 군요.
|
|
|
회로를 구성하면 위의 그림과 같이 된다.
☞ 홀수 패리티 회로
홀수 패리티를 사용할 때 패리티 비트가 1이면 데이터 선에 존재하는 1의 개수는 짝수, 0이면 데이터 선에 존재하는 1의 개수가 홀수이다. 1. 디코더(decoder)
2. 인코더(encoder)
|
|
|
decoder를 1 4 demultiplexer 로 변환하라
2 4 decoder
1 4 demultiplexer
가상실험
1. <그림 5-2>와 같이 회로를 연결하고 진리표를 작성하라.
입력
출력(Y)
S
A
B
D0
D1
D2
D3
0
0
0
1
X
X
X
0
0
1
X
1
X
X
0
1
0
X
X
1
X
0
1
1
X
X
X
1
1
0
0
1
0
1
1
1
0
1
1
1
2. <그림 5-3>과 같이
|
|
|
회로구성이 잘못되어 있더라도 금방 그 부분을 쉽게 찾아내서 회로 수정을 보다 빨리 할 수가 있을 것이다. 이번 실험처럼 이렇게 복잡한 회로설계에서는 무엇보다도 이런 부분에 대한 사전준비가 많이 필요했다. 가. 실험목적
나. 실
|
|
|
1. 설계 이론
i. 반가산기
- 2진수 덧셈에서 맨 오른쪽 자리를 계산할 때 사용할 수 있도록 만든 회로. 이진수의 한자리수를 연산하고, 자리올림수는 자리올림수 출력(Carry Out)에 따라 출력한다. AND, OR, NOT의 세 가지의 종류의 논리회로만 으로
|
|
|
회로를 그릴 때 인접한 선과 연결되지 않도록 주의 하여야한다.
⇒ 알테라 기계조작과 번호 지정 시 주의 하여야한다. 1. 실험목적
2. 사용 부품 및 계측기
3. 이론적 내용 및 모의실험
②. 분주기 설계
③ 시계 및 시 조정 회로 설계시
|
|
|
실험 설계
실험 결과를 적어보세요.
______________________
가설과 같은 결과를 얻었나요? 결과가 다 르다면 가설을 수정해보세요.
______________________
보충 학습지
( )모둠
< 전자석을 만들어 봅시다.>
준비물 : 건전지 2개, 에나멜선, 쇠 못, 집게
|
|
|
회로
일체형 필터의 기본 등가회로는 그림 3과 같으며 공진기 3개를 coupling하여 만든 구조로 적층필터에서 이를 공간적으로 배열하여 제조하고 평가후 다시 설계하여 피드백 반복을 함으로써 조절된다. 그림 4에, 이의 실험 결과와 simulation 반
|
|
|
회로에서 일어나는 문제점들의 이해와 해결책 모색
▶ 아날로그 회로설계 기술을 습득한다.
▶ 크기나 모양의 제한 없는 성능 중심의 시스템.
④ 시스템 성능 평가
▶ 음성신호를 왜곡하지 않고 얼마나 하울링을 제거 하는가.
a Spectrum analyzer,
|
|
메뉴펼치기
