|
4비트가 2진 9를 나타내기 때문이다. 일반적으로 숫자 표현의 형태가 미리 알려지기 때문에 비트를 식별하는 데는 어려움이 없다. 여기서 언급된 부호화된 숫자의 표현식을 부호화된 절대값(singed-magnitude) 시스템이라고 한다.
※부호 절대값 표
|
|
|
비교기를 사용 하여서 4비트 2진/Excess-3 코드 변환기를 설계하고 구현 및 테스트를 하며, 오버플로우 검출이 가능한 부호 있는 가산기를 설계하는 것이 주된 실험 목표였다.
처음에 2진/Excess-3 변환기의 회로도를 봤을 때 무엇인가 왠지 복잡 할
|
|
|
Comparator
1.실험목적
2.실험결과
1)실험 1 : 7483, 7485, 7447를 이용한 단일 FND 출력
3.고 찰
Digital Circuit 3 – Adder & Comparator
4.실험목적
5.실험결과
1)실험 2 : 0~14까지의 숫자를 FND에 10의자리와 1의자리 출력
6.고 찰
7.느낀 점 및
|
|
|
4비트 전가산기 소자이며 carry의 입력과 출력이 가능하다.
⑤74385:쿼드 비트 adder 소자이며 감산기로도 사용된다.
⑥7483:4비트 바이너리 가산기이다.
4. 실험 방법 및 시뮬레이션
반가산기를 VHDL로 설계하여 출력해보면 다음과 같다.
전가산기를
|
|
|
4비트 2진 전가산기와 그의 보수를 이용한 4비트 2진 전감산기
IC 7483은 MSI 4비트 2진 전가산기이다.
다음 회로의 합 또는 차의 출력은 FPGA의 LED로 출력핀을 설정하여 FPGA의 LED로 출력을 확인한다.
그림 8-6의 Select 단자는 add 또는 subtract를 선택하
|
|
|
magnitude function은 다음과 같다.
(2) Chebyshev 필터의 Squared magnitude function은 다음과 같다.
은 N차 Chevyshev polynomial이고 다음과 같이 정의된다.
(3) Elliptic 필터의 Squared magnitude function은 다음과 같다.
은 Jacobian elliptic 함수이다.
9. 10 : 기존의 LPF , : 기존
|
|
|
비교기의 결합만이 아니고 가산기끼리의 결합이나 비교기끼리의 결합만으로도 무궁무진한 회로를 만들 수 있다는 것이 무척이나 흥미로운 사실이었다. 특히 가산기끼리의 직렬연결은 4비트 뿐만 아니라 8비트와 16비트도 구현할 수 있다는
|
|
|
ex) +5: 00000101, -5: 11111011
부동소수점 데이터 형식
MSB : 부호 비트(양수:0, 음수:1)
지수부 : 지수를 2진수로 변환하여 표시함
가수부 : 소수점 안의 유효 숫자를 2진수로 표현함. 이때 소수점은 지수부와 가수부 사이에 있는 것으로 가정함
|
|
|
2진수의 뺄셈은 감수의 보수를 구하여,그것을 피감수에 더함으로써 실현
이 방법에 의하면 뺄셈은 전가산기를 사용하는 덧셈이 된다
뺄셈을 실현하는 논리회로를 구성하여 뺄셈을 할 수도 있다
이 방법에서는 각 감수의 비트를 대응되는
|
|
|
비교기(Volt Comparator) 를 통과시킨다.
< 그림 24> Ch-1 Volt Com. 통과 파형 Ch-2 통과 전 LP Filter 통과한 파형
과정 6 : 최종 복조된 신호와 기존의 NRZ신호와 비교하여 본다.
< 그림 25 >Ch-1 VOLT COMP 통과 신호 Ch-2 NRZ 신호
동기식 복조
과정 1 : 입력
|
|
메뉴펼치기
