|
[7] chap2. 전계효과 트랜지스터(FET) - 디스플레이공학 이준신교수님 강의자료 1. 실험목적 (Purpose)
2. 실험변수 (Variables)
3. 이론배경 (Theories)
4. 실험방법 (method)
5. 실험결과 및 고찰 (result & dicussion)
6. 결론(conclusion)
|
- 페이지 16페이지
- 가격 2,300원
- 등록일 2014.01.07
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
실험 결과로 보아 여기에서 이상적인 막의 두께는 200A로 볼 수 있다. 1.실험 목적
2.이론적 배경
MOS 캐패시터
1) 산화공정
2) CVD 공정
3) Photo 공정
4) PVD 공정)
3. 실험방법
4. 결과 및 고찰
1)C-V 그래프
2)I-V 그래프
3)결론
|
- 페이지 8페이지
- 가격 1,200원
- 등록일 2010.04.20
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Capacitor
···········
p. 3
③ E-Beam의 구조와 증착원리
···········
p. 8
4. 실험 방법
···········
p. 9
5. 결과 예측
···········
p. 11
6. 결과 분석
···········
p. 12
① C-V 결과 분석
···········
p. 12
② I-V
|
- 페이지 19페이지
- 가격 2,800원
- 등록일 2012.05.17
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
I-V 나 C-V 측정으로써 알아볼 수 있고, 이러한 조건으로 소자를 만든다면 전기적으로 우수한 이상적인 MOS Capacitor를 제조할 수 있다. 1. 실험목적-------------------2
2. 관련이론-------------------2
3. 실험방법-------------------3
4. 실험결과--------
|
- 페이지 7페이지
- 가격 1,000원
- 등록일 2010.04.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
절연체 제작 공정 및 유기물 절연체 형성
2-8-1. pentacene 반도체 층 증착
2-8-2. Al source-drain 전극 증착
2-8-3. 표면처리
2-8-4.전기 도금된 Ni의 표면조도
2-8-5.나노입자에 따른mobility 및Current on/off ratio 변화
3. 결 론
4. 참고문헌
|
- 페이지 23페이지
- 가격 3,000원
- 등록일 2009.12.14
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|