|
10469이다. 두 번째 연산
은 캐리값이 1이므로, 734+9734+1=10469로 두 번째 연산 또한 정확함을 확인할 수 있다. 실험 ① 1-bit full adder 구현
◈방법 1. 직접 설계(게이트레벨 설계)
◈방법 2. half adder를 이용한 설계
실험 ② 32-bit full adder 구현
|
- 페이지 3페이지
- 가격 2,000원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
32-bit 2's Complement Unit의 시뮬레이션 결과
② 32-bit Subtracter의 시뮬레이션 결과
③ 32-bit Adder-Subtracter의 시뮬레이션 결과
④ 32-bit Carry Select Adder의 시뮬레이션 결과
① 32-bit 2's Complement Unit의 설계
② 32-bit Subtracter의 설계
③ 32-bit Adder-Subtracter
|
- 페이지 3페이지
- 가격 2,000원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
소스는 지면관계상 생략한다. ① 2′s complement unit의 원리
② 32-bit 2′s complement unit의 실제 코딩
③ subtracter의 원리
④ 32-bit subtracter의 실제 코딩
⑤ adder-subtracter의 원리
⑥ 32-bit adder-subtracter의 실제 코딩
⑦ carry select adder의 원리
|
- 페이지 2페이지
- 가격 1,200원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
32-bit ALU 는 32개의binary 값으로 1장 – Introduction
(1) 연구분야
1-1) CPU의 기본 구조
1-2) 논리회로 표기
1-3) 32-bit ALU
1-4) Booth’s Algorithm
(2) 동기
(3) 목적
(4) 연구 접근 방법
4-1) 1-bit Adder
4-2) 1-bit ALU
4-3) Subt
|
- 페이지 30페이지
- 가격 3,000원
- 등록일 2009.05.10
- 파일종류 압축파일
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
발생하는 캐리값이다.
모든 실행이 끝나면, endmodule 키워드로 모듈을 종료한다. ① Verilog HDL(Verilog Hardware Description Language)
① - ⅰ. Module
① - ⅱ. Port
① - ⅲ. Nets, Registers, Vectors
① - ⅳ. 기타 사항
② ModelSim
③ 32-bit adder의 설계
|
- 페이지 2페이지
- 가격 1,200원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|