|
10469이다. 두 번째 연산
은 캐리값이 1이므로, 734+9734+1=10469로 두 번째 연산 또한 정확함을 확인할 수 있다. 실험 ① 1-bit full adder 구현
◈방법 1. 직접 설계(게이트레벨 설계)
◈방법 2. half adder를 이용한 설계
실험 ② 32-bit full adder 구현
|
- 페이지 3페이지
- 가격 2,000원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
adder에 비해 회로가 복잡하다는 단점이 있다.
Quartus를 이용한 프로그래밍에서는 처음 과제와 비교했을 때 훨씬 편하게 다룰 수 있었다. VHDL 코드를 살펴보면 전체적으로 3개의 파일로 이루어져 있다. 1 bit full adder, adder_package, 4 bit full adder 이다.
|
- 페이지 9페이지
- 가격 2,300원
- 등록일 2013.08.07
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
bit에 대한 카르노맵》
입력에 따른 출력값은 예비보고서에서 조사한 값과 일치하게 나왔다. 간단히 분석해 보면 전감산기란 바로 전단 위치의 디지트에 빌려준 1을 고려하면서 두 비트의 뺄셈을 수행하는 회로라고 볼 수 있다. X,Y,Z 의 세 개
|
- 페이지 9페이지
- 가격 3,000원
- 등록일 2009.01.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
32-bit 2's Complement Unit의 시뮬레이션 결과
② 32-bit Subtracter의 시뮬레이션 결과
③ 32-bit Adder-Subtracter의 시뮬레이션 결과
④ 32-bit Carry Select Adder의 시뮬레이션 결과
① 32-bit 2's Complement Unit의 설계
② 32-bit Subtracter의 설계
③ 32-bit Adder-Subtracter
|
- 페이지 3페이지
- 가격 2,000원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
소스는 지면관계상 생략한다. ① 2′s complement unit의 원리
② 32-bit 2′s complement unit의 실제 코딩
③ subtracter의 원리
④ 32-bit subtracter의 실제 코딩
⑤ adder-subtracter의 원리
⑥ 32-bit adder-subtracter의 실제 코딩
⑦ carry select adder의 원리
|
- 페이지 2페이지
- 가격 1,200원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|