|
74XX TTL 계열이며 바이폴라(bipolar)형 트랜지스터로 구성되어 있으며 5V를 "on"(이진수 1)상태로, 0V를 “off”(이진수 0)상태로 사용한다. RRL은 주로 DIP(Dual-in-line Package)형이며 기능에 따라 14핀, 16핀 등으로 구성되어 있다.
...
|
|
|
확인하라.
그림 14 실험 7: 가산기
1. 목적:
2. 실험부품:
3. 검토:
반가산기(HA, Half-Adder)
전가산기(FA, Full-Adder)
4-비트 이진 가산기 7483 IC
4. 퀴즈:
5. 실험 방법:
반가산기
전가산기
2 비트 병렬 가산기
4-비트 이진 가산기 7483 IC
|
|
|
bit full adder를 설계하고 이를 component 형태로 호출하여 확장하는 방식으로 4 bit adder를 설계하는 것 이였다. 이와 같은 방법으로 adder를 설계하면 half adder와는 달리 carry를 포함하여 계산이 가능하다. 또 4 bit 뿐만이 아니라 원하는 만큼 FA를 놓아
|
|
|
실험내용
1. Multisim software 설치\
2. 1bit Full Adder 회로의 동작을 이용하여 확인.
- 준비된 진리표와 일치하는지 확인
- 결과 화면 캡쳐
3. 4Bit Adder-Subtractor회로 설계 : 참고문헌 참조
- Binary Full Adder 이용
S=0 : Adder 기능
S=1 : Subtractor
|
|
|
1. 개요
3개의 입력과 2개의 출력을 가지는 full adder를 설계하고, 이를 확장시켜 4-bit full adder를 설계한다.
2. 이론
- Full adder?
컴퓨터 내에서 2진 숫자(bit)를 덧셈하기 위한 논리 회로. 3개의 입력과 2개의 출력을 생성한다. 덧셈해야 할 2개
|
|
 |
46Mbps
상향
150Mbps
14Mbps
다중접속방식
하향
OFDMA
OFDMA
상향
단일캐리어 FDMA
OFDMA
사용대역폭
MIMO 1.25 ~ 20Mhz
MIMO 1.25 ~ 20Mhz
Full Duplex Mode
기본적으로 FDD
(TDD도 활용)
기본적으로 FDD
(TDD도 활용)
지연시간
전송지연 최대 5ms
제어지연 최대 100ms
수초(sec)
4.
|
|
|
bit를 계산하여 12bit의 Hamming code를 생성
if(^(out&12\'b0101_0101_0101))
out[0]=~out[0];
if(^(out&12\'b0110_0110_0110))
out[1]=~out[1];
if(^(out&12\'b0000_0111_1000))
out[3]=~out[3];
if(^(out&12\'b0111_1000_0000))
out[7]=~out[7];
end
end
endmodule
8bit의 입력 값에 대해 4bit의 Parity-bit를 추가하
|
|
|
4. 참고문헌
[1] 손호석, DSP를 이용한 디지털 이펙터 구현, 2009
[2] 페달 파츠 (http://www.pedalparts.co.kr)
[3] 자작 이펙터 (http://cafe.naver.com/diystompbox)
[4] CRAZYSOUL (http://www.crazysoul.org/category/DIY)
[5] MakeTune (http://www.maketune.net)
[6] ezCircuits (http://ezcircuits.net/zb
|
|
|
4] C.Adachi, H.Tokailin, H.Higashi and T.Kusumoto : Appl.Phys Leftt.,60, 1220(1992)
[5] J.kido,H.Hsysde,K.Honkswa and K.Okuyama : Appl.Phys Lett, 65. 1214 (1994)
[6] T.shimoda, S.Ohshima, S.Miyashita, M.Kimura, T.Ozawa,
I Yudasaka, S.Kanbe, H.Kobayashi, R.H.Burroughes and C.W.Towns : Asia Display \'
|
|
|
420 format...
// Hence before compression invoke this method
ConvertRGB2YUV(176,144,(unsigned char *)pMainDlg->buf,(unsigned int *)&yuv);
// Compress the frame.....
pMainDlg->cparams.format=CPARAM_QCIF;
pMainDlg->cparams.inter = CPARAM_INTRA;
pMainDlg->cparams.Q_intra = 8;
pMainDl
|
|
 |
bit CPU와 SRAM을 설계한 경험이 있습니다. 먼저 CPU의 동작 사이클을 바탕으로 Register간의 데이터 전송 및 수행할 instruction들을 behavior code로 작성하였습니다. Decoder를 통과한 instruction과 counter로 제어되는 사이클 "T1~T6"내에서 동작하도록 설계하였
|
|
 |
4) 상벌 및 자격 사항
① 교내외 행사나 대회에서 수상한 사실을 기록한다.
② 특히 외국어와 관련된 수상경력은 반드시 언급한다.
③ 그 밖에 회사와 관계있는 분류의 연구, 업적, 아르바이트, 동아리활동 등을 기입하는 것도 유리하다.
5) 마
|
|
 |
fully yours. 1. 자기소개서 작성 시 유의사항
2. 자기소개서 작성 시 주의할 점
3. 자기소개서 활용 예문
1) 서비스
2) 인물, 인재
3) 젊음
4) 정복
5) 태도, 몸가짐
6) 희망
4. 자기소개서 분야별 합격 예문 Best 10
1) GM 대우
2)
|
|
 |
ferences : Available on reguest
영문 이력서 작성 예문(4)
R E S U M E
March 12. 1900
Present Address : Kangdong-gu, Seoul
Name in Full : kim il il
Sex : Male
Citizen Reg. NO. : 000117-1488000
EDUCATION
Mar., 19<><> : Graduated from Hankang Middle School
Feb., 19<><> : Finishe
|
|
 |
ferences : Available on reguest
영문 이력서 작성 예문(4)
R E S U M E
March 12. 1900
Present Address : Kangdong-gu, Seoul
Name in Full : kim il il
Sex : Male
Citizen Reg. NO. : 000117-1488000
EDUCATION
Mar., 19<><> : Graduated from Hankang Middle School
Feb., 19<><> : Finishe
|
|
메뉴펼치기
