|
정해지는 negative edge trigger 방식으로 동작한다.
에지 트리거 방식으로 동작하는 f/f의 외부 입력 신호는 클럭 펄스가 변화하기 일정한 시간 전에 안정되어 있어야 하는데, 이러한 시간을 \"set up time\" 이라 한다. 또한, 클럭 펄스가 변화한 후에도
|
|
|
F/F)
동기식 RS 플립플롭은 RS 래치와 같이 S단자와 R단자에 입력을 가하되 인가되는 클럭 CK에 의해 회로의 동작이 결정되는 트리거형(triggered) 플립플롭
● 특성표(characteristic table)
현재의 상태 값 Q(t) 그리고 S와 R에 따라 다음 상태를 나타낸 표
|
|
|
. D0, 1, 2, 3 입력에 1=H(5V) 와 0=L(0V)의 조합을 인가하고 Switch SW의 ON/OFF 상태에 따른 P와 Y를 측정하여 다음 표를 완성하시오.
2. 실험순서 1의 결과를 보고 Parity generator/checker 의 효과를 쓰시오.
F/F 관련이론
□ 정 의
□ 종 류
|
|
|
향등의 구분이 생긴다. 여기서는 D F/F을 캐스케이드로 연결한 직렬-직렬 시프트 레지스터를 알아본다. D F/F의 특성은 클럭 에지(Clock Edge)에서의 D 입력이 출력에 전달된다.
그림 5는 D F/F을 2개 사용한 2bit 시프트 레지스터이다. 그 동작 상태는
|
|
|
E를 이용한 J-K F/FT Truth Table》
①회로구성
이번 실험은 J-K F/F의 동작을 확인 하는 실험이었다. 2개의 NAND와 1개의 INVERTER를 이용하여 회로를 구성하였고, Vcc와 Gnd 도 설정하여 주었다. 클럭에는 5V를 입력하여 F/F가 동작하도록 해주었다.
◎ J-K F/F
|
|
메뉴펼치기
