4비트짜리 가,감산기

목차

1.목적

2.기재 및 부품

3.회로 및 이론 정리

본문내용

하는 가산기
A, B를 반가산기로 계산해서 나온 Sum S와 Carry Co를 다시 한번 반가산기로 계산
두번째 반가산기에서 나오는 Carry는 첫 번째 반가산기에서 나오는 Carry와 합해 주어야 전가산기의 Carry를 얻게 된다
두가지가 동시에 1로 되는 경우는 없으므로 or 게이트를 통과시킨다
병렬가산기
N 비트의 가산기를 만드는 데 있어 N개의 전가산기를 연결하여 아랫단의 Carry가 윗단의 입력으로들어가도록 구성
단순히 4단의 전가산기를 연결로 간편하지만 아랫단의 계산이 완료되어야만 그 Carry를 받아서 윗단의 계산을 할 수 있으므로 동작시간이 비교적 길게 걸린다는 단점이 있다
전가산기 하단의 계산 시간이 30ns정도이므로 4비트 병렬 가산기의 경우 120ns의 시간이 소요
단점을 보완키 위해 look-ahead Carry 가산기가 있다
직렬 가산기
직렬가산기는 전가산기 하나만을 이용하여 N비트의 가산을 할수 있는 가산기
시프트 레지스터 2개에 입력 A, B를 넣어 LSB(least significant bit)가 맨 오른쪽에 오도록 하고 전가산기의 Sum Carry를 저장하도록 Sum register와 Carry storage(플립플롭)를 전가산기에 연결하면 곧 직렬가산기 회로가 된다
클럭 펄스가 들어올 때마다 한 비트씩 A, B가 전가산기에 들어간다
가산되어 나온 Sum은 Sum register에 저장되고 Carry를 플립플롭에 일시 저장
다음 비트의 가산에 Carry 입력으로 들어간다
여러개의 입력을 가산할 필요가 있을 때는 Accumulator를 시프트 레지스터로 사용가능
직렬 가산기는 회로가 작다는 장점이 있지만, 직렬로 연속 동작을 시키려면 많은 시간이 걸린다
직렬 가산기
반감산기
반감산기는 반가산기와 마찬가지로 두 개의 수에 대한 감산기
A
B
D
Br
0
0
0
0
0
1
1
1
1
0
1
0
1
1
0
0
반감산기 진리표와 회로
전감산기
두개의 2진수의 뺄셈은 감수의 보수를 구하여,그것을 피감수에 더함으로써 실현
이 방법에 의하면 뺄셈은 전가산기를 사용하는 덧셈이 된다
뺄셈을 실현하는 논리회로를 구성하여 뺄셈을 할 수도 있다
이 방법에서는 각 감수의 비트를 대응되는 피감수의 비트에서 빼서 차이 비트를 형성
만일 피감수 비트가 감수 비트보다 작으면, 바로 앞의 비트로 부터 1을 빌어온다
이 빌림(borrow) 이 생겼다는 사실은 계산단에서 출력
바로 다음의 높은 단으로 입력되는 2진 신호를 써서 다음 높은 단의 한싸의 비트에 전달
전감산기는 바로 앞의 낮은 단 위치의 디지트에 빌려 준 1을 고려하면서 두 비트의 뺄셈을 수행하는 조합회로
이 회로는 3개의 입력과 2개의 출력을 가진다 .A는 피감수,B는 감수,그리고 C는 앞의 자릿수로 부터의 빌림을 나타내는데 사용
출력 D와 Br는 차이와 뺄셈에서의 빌림을 표시하는데 사용되는 출력기호
전감산기의 진리표는 다음과 같다.
입력
출력
A
B
C
Br
D
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
<<전감산기의진리표>>
출력변수의 값은 A-B-C의 결과에 따라서 1 또는 0으로 된다
입력 빌림이 C=0이면 반감산기와 동일하게 된다
A=0, B=0, C=1인 경우 바로 앞의 디지트로부터 1을 빌려와야 한다
이 경우에 2가 A에 더해지므로 2-0-1=1 이 되어 D=1이고,이때 빌림이 있으므로 Br도 1
A=0, BC=11일때도 앞의 디지트로부터 1을 빌려야 하므로 Br=1
A는 2가 더해져 D는 2-1-1=0에 의해 0이 된다
A=1, BC=01일때, A-B-C=0이므로 Br=0, D=0
A=1, B=1, C=1이면 앞의 디지트로부터 1을 빌어 A는 3이 어해져 Br=1
3-1-1=1이 되어 D=1
0
1
0 0
0
0
0 1
1
0
1 1
1
1
1 0
1
0
0
1
0 0
0
1
0 1
1
0
1 1
0
1
1 0
1
0
전감산기
전가산기의 출력 S 와 전감산기의 출력D는 동일
전감산기의 출력 Br는 A를 A'로 대치하면 동일
Carry를 산출하는 게이트에 A의 보수를 적용하면 간단히 전가산기를 전감산기로 바꿀 수 있다
병렬감산기와 직렬감산기
각각 병렬가산기와 직렬 가산기에 비해 기본 구성 요소가 전감산기로 바뀐 것을 제외하고는 동일
감산가기를 별도로 설계하지 않고 가산기를 이요하여 감산기로 병용
감산법을 1의 보수에 의한 방법, 2의 보수에 의한 방법, 부호와 크기에 의한 방법등이 있다
실험 방법
디지털 실험장치 위에 IC 7408과 IC 7486을 이용해서 회로도 (a)의 반가산기를 구성하고 스위치를 변화시켜가며 Sum과 Carry C를 측정
IC 7408과 IC 7486을 이용해서 회로도 (b)의 전가산기를 구성하고 스위치를 변화시켜가며 Sum과 Carry C를 측정
회로도 (c)와 (d)의 전감산기를 구성하고 스위치를 변화시켜가며 측정
회로도 (e)의 직렬 가산기를 구성하고 스위치를 변화시켜가며 측정
예비보고 사항
전가산기 및 전 감산산기의 동작 특성을 진리표로 확인
A
B
Cin
Sout1
Cout1
Sum
Cout2
Carry(Cout1+Cout1)
0
0
0
0
0
0
0
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
0
0
0
1
1
1
0
0
1
1
1
0
0
1
0
1
0
0
1
0
1
1
0
0
1
1
1
1
0
0
1
0
0
1
1
1
1
0
1
1
0
1
전가산기의 블록도와 진리표
입력
출력
A
B
C
Br
D
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
<전감산기의진리표>
병렬 가산기와 직렬가산기의 장단점을 비교
병렬가산기: 단순히 전가산기를 연결로 간편하게 구성가능
아랫단의 계산이 완료되어야만 그 Carry를 받아서 윗단의 계산을 할 수 있으므로 동작시 간이 비교적 길게 걸린다는 단점이 있다
직렬 가산기: 회로가 작다는 장점
직렬로 연속 동작을 시키려면 많은 시간이 걸린다

키워드

4비트,   가산기,   감산기,   플립플롭,   시프트레지스터,   반가산기