|
회로를 2개 사용하면 2진 가산기의 한 자리분을 구성할 수 있기 때문에 반가산기라고 한다. 반가산기는 2개의 2진수 x,y라는 논리변수를 더하여 합(sum)과 캐리(carry)를 산출하기 위한 조합 논리회로이다.
반가산기의 진리표는 다음과 같다.
또,
|
|
|
보를 0과 1의 2진부호를 조합해서 나타낼 수가 있으며, 논리대수를 기초로 한 기본 논리회로의 조합 등에 의해서 설계자가 바라는 동작을 한다.) 활용 범위( PCM_펄스 코드 모듈레이션: 펄스부호변조 등의 통신분야, 공작기계수치제어 등의 제어
|
|
|
조합 논리회로를 설계하여라.
입 력
출 력
a
b
c
d
A
B
C
D
0
0
0
0
1
0
0
1
0
0
0
1
1
0
0
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
1
0
0
1
0
0
0
1
0
1
0
1
0
1
0
1
0
0
0
1
1
0
0
0
1
1
0
1
1
1
0
0
1
0
1
0
0
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
x
x
x
x
1
0
1
1
x
x
x
x
1
1
0
0
x
x
x
x
1
1
0
1
x
x
x
x
1
1
1
0
x
x
x
x
1
1
|
|
|
회로를 구성한 것으로서 NAND와 NOR등 다른 논리회로와 조합하지 않고 7474 전용칩을 사용하여 구성하였다. D형 플립플럽은 CP가 들어올 때, D값이 0이면 Q도 0이고 D값이 1이면 Q값도 1임을 보여주었다. 즉, 파형이 똑같이 나오나 시간지연이 있음을
|
|
|
회로
AND Gate
OR Gate
XOR Gate
Ⅲ. 분석
6. 회로도
< 첨 부#-1 >
7. Simulation
< 첨 부#-2 >
8. 결 과
논리회로에서 사용되는 Gate 소자의 종류를 알고, 그 소자만의 기능을 파악하여 전가산기와 BCD가산기를 만들 수 있다는 것을 알고, 이것들을 조합
|
|
|
논리회로 이외에 센서와 액추에이터를 조합시킨 것으로서 인간을 대신할 수 있음.
4. 지각화/지능화 센서
센서의 기술적 도달목표로, 외계 정보를 감지, 입력하는 센서에 이 입력신호를 처리, 해 석 하는 마이크로프로세서를 내장시킴으로써
|
|
|
논리회로에서의 드모르간의 법칙은 OR과 AND이 완전히 독립되어 성립하는 것이 아니라 부정(NOT)을 조합시켜서 상호교환이 가능하도록 하는 중요한 정리로서 논리적 교합의 구성상 필수적인 성질의 것이다. 드모르간의 법칙은 논리식을 간단하
|
|
|
회로 소자수가 현격히 많아지기 때문에 소비전력과 회로의 비용이 커지게 된다.
예측 자리올림수 장치
복수 자리올림수 예측 가산기를 조합하여 더 큰 가산기라도 만들 수 있다. 이것은 더 큰 가산기를 만드는 복수단계에 사용할 수 있다. 예
|
|
|
논리의 설계
각각의 모터에 하나씩, 4개의 독립된 논리회로가 있어야 한다. 윤활유 펌프용 모터 M₁에 대한 논리가 한 예로서 설계되어 있다. 첫 단계는 진리표의 데이터를 Karnaugh 맵으로 옮기고 SOP 표현식을 구하는 것이다.
스위치 변수 S₁,S
|
|
|
논리식을 작성한 후 불 대수의 정리를 이용하여 간소화하면 아래 식과 같다.
위와 같이 합 S에 대한 논리식을 정리하면 EOR gate 두 개를 사용하여 전 가산기의 합에 대한 논리회로를 구성할 수 있다.
자리 올림 수 Cn에 대한 논리식을 작성한 후
|
|
메뉴펼치기
