|
ECT를 구성하여 매뉴얼대로 시뮬레이션시 오류가 발생하였으며, 어떠한 방법으로도 이러한 오류를 해결할 수 없었다. 실험 시간에 다루었던 범위의 내용과 실력으로는 수정하기 어려운 내용이리라는 것을 추측하는 것만이 가능할 뿐, 수정이
|
|
|
combination top 구현을 위해서는 Branch hadler에서 overflow가 고려되도록 수정되어야 하나, 그 의미가 모호하여 예비보고서 작성시에는 수정하지 못하였다.
따라서 위의 모듈에서 사용된 branch handler이 수정되어야 정확한 모듈이 완성된다.
기타 input
|
|
|
,12,13,14
jmp
15
nop
1
10
0
14
beq
15
bne
1
0
bge
1
bgt
2
ble
3
blt
10,11,14
jmp
다음은 PC calculation unit에 대한 연산이다.
opcode[7]
opcode[6:5]
opcode[4]
opcode[3:0]
instruction
0
10
0
14,15
pc_poff
1
0,1,2,3,10,14
pc_poff
11,12,13
pc_s
15
nop
1
0
14,15
pc_poff
1
0,1,2,3,10,14
pc_poff
11
pc_off
|
|
|
p값에 따른 output branch값의 Karnaugh map은 위에 나타내었다.
이제 이 Karnaugh map을 Boolean algebra formulation로 나타내면 다음과 같다.
flags = 00(0)의 경우 : op[1] op[2]' + op[0] op[1] + op[0]' op[1]' op[2]
flags = 01(1)의 경우 : op[0]
flags = 10(2)의 경우 : op[0]' op[1] + op[0] o
|
|
|
output은 5bit alu_op이다. inst가 위의 표에서 나타낸 opcode이다.
assign문 이전에 선언된 5bit의 각 wire는 ALU 각 연산의 op이다. 참고 자료에서 예시로 나와 있던 모듈에서는 `define 문을 써서 이 값들을 정의했으나, 여기서는 assign문을 통해 그 값들을 지
|
|
메뉴펼치기
