|
각 경우를 16to1MUX를 이용하여 연결하고, 이를 다시 상위 4bit인 opcode[7:4]의 각 경우로 나누어 16to1MUX를 이용하여 연결하면 최종 output이 출력된다.
실험을 대비하여 모듈을 코딩해보았다. ① Instruction Decoder 정의
② Instruction Decoder 설계
|
|
|
동작 확인
그림 2. Board 동작. 입력:0001_1111 그림 2. Board 동작. 입력:0000_0001
그림 2. Board 동작. 입력:0000_0011
입 력
출 력
A
B
C
F
0
0
0
Y0
0
0
1
Y1
0
1
1
Y3 1. 3:8 Decoder Verilog code 설계 및 구현
2. Testbench 설계
3. Simulation 결과
4. Genesys board 동작 확인
|
|
|
decoder에서 고려되어야 할 opcode는 opcode[6:5]가 모두 10인 특징이 있음을 알 수 있다.
실험을 대비하여 모듈을 직접 코딩해보았다.
모듈 구현은 address generator decoder와 동일한 방식으로 이루어졌다. ① Address Generator Decoder
② Branch Handler / PC Calcu
|
|
|
decoder 출력을 4개의 7-segment 에 ¼씩 시분할로 할당.
작업 순서
소스 코드 파악 및 예상 출력치 확인
주어진 스펙에 따른 알고리즘 구성
Verilog를 이용한 회로 구성하기
Pin 할당 하기
구현(Implement)하기
트레이닝 키트(COMBO-II) 동작시켜 보기
|
|
|
변화되지는 않음을 위의 입력에 따른 결과(자주색 굵은 선)를 보면 알 수 있다.
5) Decoder의 특성 상, 어떤 입력변화에 따른 서로 다른 출력 결과를 얻을 수 있음을 위의 파형에 의거하여 알 수 있다.
* D Flip-Flop실험 결과파형
1) Input clk(clock)에 빨
|
|
|
디코더
D1, D2, D3, D4에 따라 다시 게임 하는 사람에게 돌아오는 진동의 종류 Y1, Y0 인코더
보고서를 쓰면서 한주간 계속 생각해 보았는데 솔직히 잘 모르겠습니다. 이 회로가 어디에 응용되어 쓰이는지 교수님께서 다음 수업시간에 말씀해 주셨
|
|
|
Verilog HDL before starting the hardwired circuit implementaiton. The BCD to seven-segment display decoder is not allowed to use for this project.
* 2-bit 곱셈기 회로 동작모습 2-bit by 2-bit multiplier
1. Truth Table (2-bit by 2-bit signed number multiplier)
2.K-map(부호, outputs)
3. seven-
|
|
|
이다. Flip-Flop을 32개 사용하는 이유는, 32bit의 데이터를 처리하기 위함이다.
각 register의 연산이 끝나면, 이를 Combinational logic의 Decoder에서 선택하여 결과값을 출력하도록 하는 것이 General purpose register의 설계 목적이다.
위의 회로도는 register file
|
|
|
이러한 요소들을 고려하면 확장 가능하고 효율적인 BCD 카운터를 구현하는 데 도움이 된다.
8. 테스트벤치 소스 코드 수정 사항
1자리 BCD 카운터의 테스트벤치 소스 코드 수정 과정은 실제 설계 검증에 있어 매우 중요하다. 먼저, 초기 테스트벤
|
|
|
|
1. 제안한 Microprocessor에 대한 소개
Microprocessor란 산술논리연산기, 레지스터, 프로그램 카운터, 명령 디코더, 제어회로 등의 연산장치와 제어회로가 하나의 칩에 집적되어 있는 것을 뜻한다. 간단하게 설명하자면, Memory로부터 명령어와 Data를
|
|
메뉴펼치기
