|
Purpose of the Experiment
Understanding the principle and characteristics of the MOS Capacitor
C-V, I-V analysis in accordance with the thickness of the Al2O3 insulator
Insulator thickness (6nm, 12nm, 18nm)
Experimental Background
MOS Capacitor
MOS Capacitor structure
MOS Capacitor pri
|
|
|
MOS capacitor의 Oxide층과 전류의 주파수를 변수로 하여 가해준 V에 따른 Capacitance, 누설전류값을 측정하고 분석하는 실험을 진행하였다. 우리조는 두께가 두꺼워질수록 Capacitance와 누설전류값이 모두 감소할 것이라고 예상했다. 예상대로 Capacitanc
|
|
|
MOS capacitor의 oxide층을 변수로 인가한 V에 따른 Capacitance, Current값을 측정하고 분석하는 실험을 하였다. 실험 이론과 실험과정, 실험결과를 통해 MOS capacitor의 두께가 감소하면 Capacitance가 증가하고, 누설전류는 증가하였다.
이것이 의미하는 것
|
|
|
Mos capacitor의 C-V 곡선
data를 통해서 각 두께에서의 유전 상수를 구할 수 있다.(의 유전 상수 3.9)
① 100A
= 3.66
② 200A
= 6.98
③ 300A
= 1.86
그래프와 각각의 유전상수를 구해본 결과 300A에서는 capacitor로서의 기능을 하지 않는다고 볼 수 있다. 그래프
|
|
|
이러한 조건으로 소자를 만든다면 전기적으로 우수한 이상적인 MOS Capacitor를 제조할 수 있다. 1. 실험목적-------------------2
2. 관련이론-------------------2
3. 실험방법-------------------3
4. 실험결과-------------------4
5. 고 찰-------------------8
|
|
 |
절연체 물질인 PVP(Poly Vinyl Phenol)을 이용하여 좀 더 플렉시블 하면서 고성능의 TFT를 만들어 보았다. 그 결과 이동도는 370.83cm2/Vs로 유기물 소자에 비해 뛰어난 성능을 보였으나 SS(subthreshold slope) 값과 ON/OFF ratio 각각 372 mV/decade, 5×103 로 유기물
|
|
|
mos를 통과하는 전하량을 조절함으로써 VCDL의 전체 지연시간을 제어하게 된다.
제안한 DLL은 외부클럭과 내부클럭 사이에 초기 시간차를 고려하여 하나의 루프를 선택하여 동작하게 된다. 2개의 내부클럭은 VCDL의 중간출력 클럭과 최종 출력 클
|
|
|
절연체 (트랩 有 or 無 ) 25
제 6 절. Fowler-Nordheim currents 26
1. 작은 바이어스(V < φ0) 28
2. 큰 바이어스(V > φ0) 29
제 3 장. 실험 방법 30
제 1 절 기판 및 시약 준비 30
제 2 절 OTS 증착 31
제 3 절 MIS 커패시터의 제작 3
|
|
메뉴펼치기
