|
공정조건의 제어범위가 매우 넓어서 다양한 특성의 박막을 쉽게 얻을 수 있을 뿐만 아니라 좋은 step coverage를 갖는 등의 특성이 있기 때문이다.
※이론적 배경
CVD는 반도체의 제조공정 중에서 가장 중요한 기술의 하나이다. 역사적으로는 19
|
|
|
소가 필요하다. 줄열을 발생되어야 하므로 물질을 고정하는 보트가 전극에서 받는 전류를 그대로 흘려보내지 않도록 저항이 있어야한다. 그리고 보트가 증착시키려는 물질과 반응성이 작어야 하고, 보트가 녹지 않도록 녹는점이 높아야한다.
|
|
|
아니라 전자, 생화학, 전산, 물리 등의 분야에서 서로 협력하여 연구되어야 할 기술인 만큼, 협력과 교류를 통해 21세기 첨단 기술의 선두에 설 수 있게 되기를 기대해본다. #반도체 소자의 제작공정
#MEMS (micro electro mechanical systems)
|
|
|
두께와 균일성에 영향
Si 표면과 PR간의 접착력 향상
→ HMDS 사용 반도체 (집적회로) 공정
Lithography 개요
Lithography
Lithography 과정
Clean Wafer
PhotoResist coating
PhotoResist
Bake
Mask 제작
Mask Alignment
Expose
Develop
Etching
Light Source
Optical litho
|
|
|
실험한다. 고신뢰도 회로소자(Hi Reliability)는 더 엄격한 시험을 받는다.
최종 시험
다이는 웨이퍼 선별처럼 전기적 시험을 받는다.
조립공정
SAWING
TAPE에 접착된 WAFER를 고속으로 회전하는 DIABOND BLADE를 이용하여, 개별의 반도체 CHIP으로 절단시
|
|
|
실험 결과
시편
크기 (cm)
전압(mV)
두께
전류(mA)
IGO
1×3
422.9
300nm
100
실리콘
1×1
4.281
1mm
100
ITO
1×1
229.5
200nm
100
4-point probe방법
4.실험 방법
실험 A.
1. 휴대용 4 point probe를 이용하여 금속과 반도체의 면저항을 측정한다.
2. 금속과 반도체의 전기적
|
|
|
두께이다.
이의 관계식을 이용, 위상변이층의 두께 d를 조절하면 빛의 위상을 변이(180° shift)시킬 수 있다
출처:http://www.pkl.co.kr/kor/rnd/develope1.html [반도체 공정 및 장비산업의 기술 동향 ]
Ⅰ. 시작하며
Ⅱ. 반도체소자의 제조공정(그림자료
|
|
|
공정, 지인당, p151 - 178 , (1999)
6. 박소진 외 1, 화학공학 실험, 혜천문화사, p68 - 89 (1999)
7. Perry, Chemical Engineer' Handbook, MaGraw Hill, New York.
8. 이승무, 단위조작, 형성출판사, p353 - 369 , (1979)
9. www.empas.com
10. www. naver.com
11, www. yahoo.co.kr 1.서론
2.이
|
|
|
실험 과정에서 물의 유량을 증가시킬 때마다 미세하게나마 수막의 두께가 두꺼워질 수 있다. 크지는 않지만 실험값에 영향을 끼쳤을 것으로 생각된다. 한가지 더 고려해볼 수 있는 사항은 탑의 직경이다. 만약 직경이 작다면 물과 산소가 닿
|
|
|
실험 예비 문제
a. 세라믹 공정에서 각각의 과정이 가지는 의미에 대하여 조사하시오.
b. 압전 세라믹스의 특성으로는 위에서 언급한 dij, kp 이외에 Qm(Mechanical Quality Factor)이 있다. 이 세가지 특성을 이용하여 압전체가 이용되는 분야에 대
|
|
메뉴펼치기
