|
), 7476(JK F/F), 7448(Decoder)
저항 : RS래치용(5K, 3.9K), 발진(47K * 2), 스피커 출력(1K)
커패시터 : 발진(1uF), 리셋스위치용(33u)
세그먼트, 스피커, 스위치
전체회로도 ․ 동작설명
․ 부분별 설계과정
․ 부품목록
․ 전체 회로도
|
|
|
0
0
1
1
0
0
0
0
그림1에서 보듯이 출력은 부호 와 함께 a,b,c,d,e,f,g,만을 사용하여 a에대한 k-map 을 구하여 sop를 구하고 회로를 구현하려하였지만 그런 방법으로는 출력을 뽑아내지 못한다는 것을 알았고 output에 합을 이진수로 나타내는 y2,y1,y0를 추
|
|
|
회로에 주로 사용한다.
- 내부구조
- 진리표
CK
D
Qn+1
비고
0
X
Qn
불변
1
0
Qn
불변
1
1
n
반전
- 타이밍도 1. 그림 8의 4-bit even-parity generator/checker 실험회로를 결선하시오. D0, 1, 2, 3 입력에 1=H(5V) 와 0=L(0V)의 조합을 인가하고 Switch SW의 ON/OFF 상태에
|
|
|
서 예비보고서를 작성하려니 여간 곤욕스러울 수가 없었다. 하지만 예전 1차 예비보고서를 작성할 당시의 기억을 찬찬히 더듬으며 작성해 나갔다. 마침 이번에 2장은 다행히도 내용이 적어 수월하게 작성할 수 있었다. 이번 예비보고서를 작
|
|
|
Ball Grid Array), CPGA(Ceramic Pin Grid Array)
(3) 기타 : TCP(Tape Carrier Package), LCC(Leadless Chip Package) 1.계측기의 종류
직류전원공급기
오실로스코프
함수발생기
브레드보드
디지털멀티메터
전자회로에서 사용되는 소자
저항
콘텐서
코일
|
|
|
디지털 무드 스타 제작
1. 디지털 무드 스타 원리와 회로 구성
(1) 디지털 무드 스타의 계통도
(2) 표현기의 회로도
(3) 제어기 회로의 오디오신호 처리부
(4) 제어기회로
2. 회로 설명
(1) 콘덴서마이크 증폭회로와 오디오 입력잭의 절
|
|
|
디지털 시계에서 구현한 기능
시간, 분, AM/PM을 display.
시간이 12가 될 때마다 AM/PM 변환.
시계를 12시 00분으로 초기화하는 리셋 스위치
시계를 멈추거나 동작하게 하는 고/스탑 기능 스위치
|
|
|
많다는 것을 알 수 있었습니다. 하지만 조원들간의 유대감이 좋기 때문에 앞으로 어떠한 실험이 있더라도 잘해 낼 수 있을거라 생각합니다. 물론 훌륭한 조교님도 있으니까요.( 아부성 발언 ㅡㅡ;) 디지털 멀티미터를 사용한 측정실험
|
|
|
회로 내의 특정한 소자들의 값에 따라 결정되는 타이밍 구간에 의해 결정된다.
5. 고찰
이번에는 클록에 대해서 공부하였다. 클록은 동기화 회로에서 어느 시점에 출력을 내보내야 하는지를 결정하기 때문에 디지털 회로에서 매우 중요한 역
|
|
|
회로를 구성하는 선이 복잡해 잘못 연결해서 그런지 결과가 잘 나오지 않았다. 선을 다시 연결해 보니 제대로 된 결과가 나왔다. 어느덧 학기말에 치닫고 있다. 그동안 실험을 해오면서 그동안 몰랐던 디지털 회로에 대해 많은 것을 알게 된
|
|
메뉴펼치기
