|
논리기호의 클럭 입력에 있는 작은 삼각형의 유무로 표시된다.
(9) 플립플롭의 응용에 관하여 설명하라.
플립플롭의 응용은 많다. 응용에는 레지스터, 주파수 분주기(frequency divider), 계수기(counter) 등이 있다.
8.참고문헌
논리회로설계, 김종현
|
|
|
회로에 대해 실험을 진행했지만 이번 실험은 메모리를 가진 순차논리회로를 이용한 실험이였다. 그 중 대표적인 Latch와 플립플랍에 대한 실험이였다. 실제 실험에서 미리 공부해 놓은 내용을 직접 체험할 수 있었다. Latch와 플립플랍의 차이점
|
|
|
n), 출력전압(vout)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. Vsig의 Peak to peak는 10mV, freq는 1kHz로 설정하고, 두 주기의 입출력 파형이 출력되도록 설정하시오. Run to time =
(단, 트랜지스터의 제조사에 따라 실제 증폭율과
|
|
|
회로 설계에서 사용하고 나머지는 시뮬레이션에서만 사용
ex) 구조 : 레지스터·형 [범위] 레지스터 이름;
reg선언의 예
reg a; // 1비트 레지스터
reg [3:0] x; // 4비트 레지스터 x
reg [7:0] m,n; // 8비트 레지스터 m,n
2. 논리회로 설계
(1) 전 가산기 설계
A
|
|
|
IC Design
상품 설계
→소비자의 수요에 맞게 상품 설게
기능 설계
→설계가 올바르게 되었는지 Simulation을 통해 확인
논리회로 설계
→NAND/NOR Gate를 이용하여 구체적인 회로 설계
Layout 설계
→ 부품의 배치나 회로 패턴 작성 및 확인
Mask 제
|
|
|
1중 1이 홀수 개이면 결과는 1이 된다.
X
Y
C1
S
C
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
<진리표>
<논리회로>
S = XYC1
C = XY + (XY)C1 <논리식>
위의 논리회로에서 보듯이 전가산기는 반가산기 두 개로 이루어져 있다.
|
|
|
논리회로 실험에서 주로 사용되는 직접회로는 74XX TTL 계열이며 바이폴라(bipolar)형 트랜지스터로 구성되어 있으며 5V를 "on"(이진수 1)상태로, 0V를 “off”(이진수 0)상태로 사용한다. RRL은 주로 DIP(Dual-in-line Package)형이며 기능에 따라 14핀, 16핀 등
|
|
|
회로 : 전원을 부하에 공급하기 위한 회로
제어회로 : 모든 제어동작이 이루어지는 제어의 핵심 회로
표시회로 : 제어의 동작을 알아볼 수 있도록 표현하는 부분.
② 블록 선도
③ 논리회로도
3)-(2) 전개접속도 (용어 알자)
RST(rotation, 2nd rotation,
|
|
|
P : OUT std_logic
);
END COMPONENT;
--Inputs
SIGNAL rst_n : std_logic := '0';
SIGNAL clk : std_logic := '0';
--Outputs
SIGNAL DIGIT : std_logic_vector(6 downto 1);
SIGNAL SEG_A : std_logic;
SIGNAL SEG_B : std_logic;
SIGNAL SEG_C : std_logic;
SIGNAL SEG_D : std_logic;
SIGNAL SEG_E : std_logic;
SIGNAL
|
|
|
ta_out_reg, addr_reg, data_reg,
load_operand1, load_operand2, load_plus, load_minus, calculate, operand); …… ⑤
end Behavioral;
① 입출력 포트 벡터 선언.
② lcd_test.vhd 파일의 입출력 포트를 선언.
③ datagen.vhd 파일의 입출력 포트를 선언.
④ 내부 signal 설정.
⑤ lcd_test.vh
|
|
메뉴펼치기
