|
부품으로써의 반도체에 호환성을 부여하기 위함이다. 반도체 제조공정소개
I. 회로설계
II. 웨이퍼 가공(Wafer Fabrication)
III. 시험 및 선별(Wafer Sort)
IV. 조립(Assembly/Packaging)
V. 패키지테스트(Package Test)
반도체 제조라인 모습
|
- 페이지 63페이지
- 가격 3,000원
- 등록일 2009.05.30
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
웨이퍼를 뜯어내는 방식이다. 그리고 이방성으로 에칭이 가능하기 때문에 etch time을 길게 할수록 깊게 파일거라는 예상을 했다. FE-SEM으로 찍은 이미지를 보면 왼쪽 편의 사진이 예상대로 7분일 때 가장 깊은 것으로 나타났다. 처음 예상과 비
|
- 페이지 7페이지
- 가격 1,500원
- 등록일 2015.02.23
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
것을 볼 수 있었다. 즉, RC Delay 값이 작으면 Curve가 지그재그를 그리면서 나타났다. 그리고 RC Delay가 커지면 커질수록 Ideal하게 나타났다.
④Furnace에 wafer를 집어넣을 때 굉장히 느린 속도로 들어간다. 그 이유는 급속하게 들어가면 Quartz가 깨지
|
- 페이지 5페이지
- 가격 3,360원
- 등록일 2013.03.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Wafer 자동선별
Chip들의 불량 여부를 컴퓨터로 검사하여 불량품을 골라 낸다. 불량 제품은 검은 잉크로 동그란 마크를 찍어 분류한다. (기흥 삼성반도체의 경우 FAB 의 최종공정에 EDS를 운영한다)
15.Wafer 절단
웨이퍼에 그려진 하나하나의 Chip들
|
- 페이지 11페이지
- 가격 2,000원
- 등록일 2015.03.13
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
반도체 제작 과정
Crystal Growth
Epitaxial Silicon Wafer Growth
Wafer 제조 공정
Slicing → Wafer Polishing → Circuit Design → Mask Design
Wafer 가공 공정
Oxidation process → Photo Resist Coating → Exposure Process→ Development Process → Etching Process → Ion implantation → CVD →
|
- 페이지 22페이지
- 가격 5,000원
- 등록일 2006.08.21
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|