|
Cu 배선을 사용하여 제작되는 대표적인 공정에 대하여 기술하였고, 특히 Dual damascene공정을 통한 구리 배성 형성 방법에 대하여 자세히 기술되었다. 1. Why Cu interconnect?
2. Benifits of Cu interconnect
3. Cu/Low k interconnect challenges
4. Metallization pr
|
|
|
Interconnection의 약자로 그림 1과 같이 동으로 Bump가 형성된 Copper Foil을 이용하며,기존 공법인 Mechanical 혹은 Laser Drill로 가공하고 도금하여 층간 신호를 연결하던 부분을, 그림 2와 같이 Copper Bump로서 그 기능을 대체하는 새로운 Inter Connection기술
|
|
|
Cu)가 첨단 메모리, CPU 및 Logic 제품에 상용화되고 있습니다.
14.Wafer 자동선별
Chip들의 불량 여부를 컴퓨터로 검사하여 불량품을 골라 낸다. 불량 제품은 검은 잉크로 동그란 마크를 찍어 분류한다. (기흥 삼성반도체의 경우 FAB 의 최종공정에 EDS
|
|
|
Cu와 Alloy(Ne+Fe)이 있으며, 제조 방법은 Etching Type(원판을 필요한 형태만 남기고 식각하여 제조하는 방법)과 Stamping Type(금형을 이용하여 원판을 필요한 형태로 Pressing하여 제조하는 방법)이 있다.
Mold : Epoxy Molding Compound를 이용하여 Chip, Paddle, Wire
|
|
|
Interconnection에 관한 출원은 1980년대에도 있었으나, 1990년대에 접어들면서 MCM 관련 출원이 본격화되었다. 1990년대 후반부터는 SIP, SOC, 내장형 수동소자 등에 관한 기술이 출원되었으며, 플립칩 관련 출원은 1990년대 초부터 계속되고 있는 것을
|
|
 |
Cu/low-k interconnects, Physical and Failure Analysis of Integrated Circuits, 2005. IPFA 2005. Proceedings of the 12th International Symposium on the 27 June-1 , pp.267 - 270, July 2005.
[24] Evtukh, A.A.; Litovchenko, V.G.; Kizijak, A.Yu.; Investigation of tunneling current through thin dielectric
|
|
메뉴펼치기
