|
제어 루프 회로를 구성하여 주파수 동기화(Phase Locking) 원리를 이해한다.
2. 설계실습 계획서
7-3-1 위상제어루프의 용도
이론부의 위상제어루프를 이해하여 요약, 설명하고 실제 사용되는 분야에 대해서 서술한다.
▶ PLL은 세가지 요소를
|
|
|
제어 루프(Phase Locked Loop:PLL)
무선 혹은 유선 상으로 신호를 보내면 신호경로에 따라 신호 지연이 발생하고 따라서 위상이 변하기 때문에, 수신측에서 시작과 끝점을 판단하지 못해 불량이 발생한다. 이런 현상을 막기 위해 클럭의 시작과 끝을
|
|
|
때의 주기는 대략 69.32us이고, 주파수는 14425.85Hz이다.
따라서 Vco의 이득은 (21739.13-14425.85 / 5-2.5) = 2925.312 Hz/V 이다.
(5)Loop Filter의 cutoff frequency (1/2πRC)가 높아질 경우와 낮아질 경우에, PLL 응답 특성의 변화를 예상하고 그 이유를 제시하시오.
simula
|
|
|
제어회로모듈의 블록도
PWM 제어회로모듈
라. 펄스위상모듈(PPM:Pulse Phase Modulation)
PLL(Phase Locked Loop):펄스위상제어루프
6.펄스 디지털 변조
나.펄스 부호 변조(PCM:Pulse Code Modulation)
부호화의 원리
7. 차분변조방식
델타변조의 원리
나. 차분펄스부
|
|
|
PLL로 구성된다.
- 신디사이저의 위상 비교기는 기준 주파수
f_REF
와 N분주 카운터의 출력주파수
f_o /N
의 위상차에 비례한 평균전압을 발생한다.
- N분주 카운터는 통상 섬훨 스위치에 의해서 제어된다. 입력펄스 N개마다 하나의 출력펄스를
|
|
 |
제어방법 3
2.1.2 DC 모터의 정속도 제어 8
2.1.2.1 정속에어 회로의 기본구성 8
2.1.2.2 제어에 의한 정속제어회로 구성 10
2.1.2.3 PLL 제어에 의한 정속제어회로 11
2.1.2.4 서보기술 11
제 3 장 실 험(시뮬레이션
|
|
|
PLL 칩의 최신 기술 동향, 포항공대 전기전자 공학과,
IDEC News Letter Octorber, vol.23, no. 5, p.16 ~ p.17 2003.
<6> 최 평 Pspice 기초와 활용 - 북두 출판사 2000 p.477 ~ p.479 VCO .
<7> 윤 정 배, “두 개의 DLL을 이용한 pulse shrinking delay line 제어회로”, 인
|
|
 |
제어로직 알고리즘을 완성시킨 경험이 있습니다. 이를 통해 모터 제어로직 설계 역량을 얻었습니다. 또한, 전력변환 회로 및 전기자동차 제어를 수강하며 단상과 3상 인버터의 원리 습득 및 PLL 제어, DQ 변환 등 인버터 제어 역량을 얻었습니다
|
|
메뉴펼치기
