|
플립 플롭이나 R-S 플릅 플롭 으로도 시프트 레지스터를 구성할 수 있지 않을까? 라는 추측도 해보 았다.
<자료> 74LS74, 74LS76의 핀 배열과 기능
J, K : DATA INPUT
CK : CLOCK INPUT
PR : PRESET(SET ALL Q=1)
CLR : CLEAR(SET ALL Q=0)
GND : GROUND
VCC : INPUT VOLTAGE(+5V)
D :
|
|
|
D플립플롭을 사용한 회로.
D플립플롭을 사용한 파형.
D플립플롭 상태도.
D플립플롭을 사용한 상태방정식
현재상태
차기상태
x = 0
x =1
A
B
A
B
A
B
0
0
1
0
0
0
0
1
0
1
0
0
1
0
1
0
1
1
1
1
0
1
1
1
상태표(D 플립플롭을 이용하는 경우)
상태 여기표(D 플립플롭을
|
|
|
가장 많이 사용되는 메모리 소자는 플립플롭이라고 하는 소자이며
가장 기본적인 플립플롭을 래치라고 한다 1. 래치
2. R-S플립플롭
3. D-플립플롭
4. JK-플립플롭
5. T-플립플롭
6. 동기식 카운터
7. 비동기식 카운터 BCD
8. 10진 카운터
|
|
|
플립플롭이다.
edge-triggered 플립플롭들은 게이트 상호간의 작은 delay차이를 이용하거나 그림 8-8에서 보듯이 다소 복잡한 회로를 구성하여 클록신호가 바뀌는 동안만 출력이 변화하도록 되어 있다.
표 8-3은 D플립플롭의 진리표이며 그 특성방정
|
|
|
플립플롭의 출력은 매 클록 펄스 때마다 상태를 바꾸므로 J와 K를 1로 하여 토글될 수 있도록 한다.
2. B플립플롭의 출력은 D플립플롭의 출력이 0이고 A플립필롭의 출력이 1에서 0으로 바뀌면 상태를 바꾸며, D출력이 1이고 A출력이 1이면 B플립플
|
|
|
운터에서 출력을 로 잡은 10진 Count-Down 카운터
(9) J-K F/F를 사용하여 10진 리플 카운터를 설계하라.
1. A플립플롭의 출력은 매 클록 펄스 때마다 상태를 바꾸므로 J와 K를 1로 하여 토글될 수 있도록 한다.
2. B플립플롭의 출력은 D플립플롭의 출력
|
|
|
변화되지는 않음을 위의 입력에 따른 결과(자주색 굵은 선)를 보면 알 수 있다.
5) Decoder의 특성 상, 어떤 입력변화에 따른 서로 다른 출력 결과를 얻을 수 있음을 위의 파형에 의거하여 알 수 있다.
* D Flip-Flop실험 결과파형
1) Input clk(clock)에 빨
|
|
|
실험이다. 다음의 IC를 동작시켜 각 FF의 진리표와 일치하는지 확인하시오.
(1) JK FF
(2) D FF
(3) JK FF을 이용하여 D FF을 설계
2. 3단 PN sequence shift register를 구현하고 결과값을 확인하시오.
(Initial state : D1=D2=D3=1)
▶진리표에의한 파형
1)
|
|
|
플립플롭이 D플립플롭으로 바뀜을 증명하여라.
1-18. 그림 1-21(b)의 JK플립플롭에 대한 특성표를 이용하여 JK플립플롭에 대한 여기표를 만들고 이것을 표 1-3과 비교하여라.
J
K
Q(t)
Q(t+1)
Q(t)
Q(t+1)
J
K
0
0
0
0
0
0
0
0
0
0
1
1
0
1
0
1
0
0
0
1
1
0
0
1
1
0
1
1
1
0
0
1
|
|
|
D플립-플롭 이라는 반도체 소자로 구현할 수 있다.
D플립-플롭: 입력되는 클럭펄스의 에지 순간 (OFFON) 에 D 의 값을 Q에 출력 (갱신) 하는 기능을 갖는다. 자동화 설계
고대의 자동화
중세 유럽과 러시아의 자동화 예제
우리나
|
|
메뉴펼치기
