|
회로 (a)를 구성하고 CLR을 0→1로 하여 모든 플립플롭들을 해제(clear)시키고 CLK에 클럭 펄스를 하나 씩 트리거시키면서 Q3~Q0의 논리상태를 측정하여 표 1(a)에 기록한다.
(2)비동기식 카운트-다운 카운터 회로(b)를 구성하고 PR을 0→1로 한 후, CLK에
|
|
|
회로
(3) 그림4-5(a)와 (b)의 두 회로를 결선하고 입력변화에 따른 출력값을 측정하라.
(a)
(b)
그림4-5 응용회로
(4) 진리표에 의한 표준전개에 의한 적의합 형식(최소항 형식)으로 하면 논리식 X는 아래의 식과 같다.
X = ABCD + ABCD + ABCD + ABCD + ABCD + ABC
|
|
|
회로를 구성하기 위해 몇 개의 트랜지스트가 필요한가?
=>옆의 회로을 표준형의 AND,OR.NOT 게이트로 그리면 아래 와 같다.그리고아래의 트랜지스트의개수는 모두18개이다.
3.10 논리함수 f(X1X2X3X4)=m(0, 1, 2, 3, 6, 8, 9, 10)에 대해 CMOS 복합 게이트를
|
|
|
실적 -P.4
6. 관련 이론 및 상세 구현 과정 -P.4
7. 기능 블록 설계서 -P.4
8. 소자/부품 목록 -P.5
9. 설계 프로젝트 최종 구현 결과물 -P.5
10. 설계 프로젝트 결과물 성능 분석 및 평가 -P.6
11. 결과물의 개선 방안 -P.7
12. 결 론 -P.7
13. 참고문헌 -P.7
|
|
|
이트는 Boolean 함수로 정의될 때 1,0 두개의 이진 변수를 이용하여 표시되었으나 전자회로로 분석할 때는 전압의 크기에 따라 high-level(H) 와 low-level(L)로 표시된다.
논리 계열을 구분지울 수 있는 특징은 여러 가지가 있으나 다음과 같은 방법이
|
|
|
교과목 : 전자회로 실험
REPORT
제목: 실험 5. 추가 논리 게이트
실험 6. 데이터시트 해석
실 험 일: 2013년 10월 07일 .
제 출 일: 2013년 10월 14일 .
조 : .
담당교수: 박찬웅 교수님 .
학 과: 메카트로닉스 공학과 .
학 번: .
성 명: .
5. 추가 논리 게이트
|
|
|
회로도>
≪ 표 ≫
< NAND 게이트 진리표>
≪ 그 림 ≫
< NAND 게이트 출력파형> 예비 레포트8장.hwp…………………………………7p
아날로그 및 디지털 회로 설계 실습
-예비레포트-
8. 논리함수와 게이트
1.
|
|
|
then
REG <= LDDATA;
elsif ENABLE=’1’ then
if (CLK=’0’ and CLK’event) then
REG <= REGIN;
end if;
end if;
end process;
end RTL2; 1.순서(순차) 논리 회로의 개념
2.여러 순서 논리 회로의 VHDL 표현
3.Homwork
|
|
|
논리 게이트이다. TTL은 논리 게이트의 표준이며, 대부분의 회사는 이를 기준으로 제품을 생산한다. 초기의 TTL은 ‘74 시리즈’이다. 74 시리즈는 성능이 개선되면 그 특징을 나타내는 문자를 덧붙이는 방식으로 개량되어 왔다. 74 시리즈는 쇼
|
|
|
Decoder와 7-segment를 이용한 7-segment 구동 회로를 설계하라.
7-segment 구동 회로도 없음
|
|
메뉴펼치기
