|
: C0
그림 8-3. 전가산기의 C0
표 8-3.E
X
Y
Ci
C0
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
3. 반가산기에 의해 구성된 전가산기
X + Y + Ci
그림 8-4. 반가산기에 의해 구성된 전가산기
표 8-4.E
X
Y
Ci
C0
S
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
4. 2비트 병렬 2진 가
|
- 페이지 10페이지
- 가격 1,000원
- 등록일 2010.12.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
젝트를 생성한다.
3. Schematic으로 설정하여 전가산기의 회로도를 그린다.
4. END TIME과 GRID TIME을 설정한다.
5. A, B, Z에 원하는 값을 넣는다.
6. 입력 A, B, Z와 출력 S, c에 핀 설정을 해준다.
A는 pin90, B는 pin92, Z는pin89를 설정해주었고, bus1, bus2, bus3을
|
- 페이지 6페이지
- 가격 2,000원
- 등록일 2011.06.18
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
) 실험 준비물
-SN7400 ( Quad 2-input NAND gate)
-SN7404 ( Hex inverter)
-SN7408 ( Quad 2-input AND gate)
-SN7432 ( Quad 2-input OR gate)
-SN7486 ( Quad 2-input XOR gate)
Power supply, Oscilloscope
(4) 전가산기와 반가산기
1. 그림과 같이 반가산기란 2개의 입력과 2개의 출력을 가지고 A
|
- 페이지 8페이지
- 가격 13,860원
- 등록일 2012.11.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
전가산기의 회로를 구성 한다.
② 구성된 회로도를 Quartus 를 사용하여 시뮬레이션 한다.
③ 전가산기의 Simulation 작동 결과를 확인한다.
④ Simulation 값과 이론 값을 비교해 본다.
⑤ 7483을 이용해 BCD가산기 회로를 구성한다.
⑥ 구성된 회로도를
|
- 페이지 6페이지
- 가격 3,300원
- 등록일 2012.04.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
전가산기 회로를 구성하는 경우 IC소자로 반가산기를 두 개 만드는 것이 아니라 한 IC소자에 두 번 연결하여 구성하였다. 이것은 IC소자의 특성상 4개 까지 연결 할 수 있기 때문이다. 이렇게 함으로써 회로가 복잡해 지고 선이 꼬이기도 했지만
|
- 페이지 8페이지
- 가격 1,000원
- 등록일 2007.08.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
전가산기(full adder)를 만들고 이때 만들어진 전가산기 2개를 이용하여 2digit adder를 설계할 수 있다. 또한 이 때 2 digit adder에 EXORgate를 적용하여 입력에 변화를 주면, 간단한 조작을 통해 가산기에서 감산기로 감산기에서 가산기로 변화시키는 것
|
- 페이지 29페이지
- 가격 3,000원
- 등록일 2008.11.27
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
계산할 수 있으므로 두 자리 이상을 계산할 때 사용할 수 없습니다.
전가산기 : 계산에서는 여러 자리인 2 진수를 덧셈하게 됩니다. 두 자리 이상을덧셈할 때는 아랫자리에서 올라온 자리올림을 덧셈하여 두 자리의 합을 계산하고, 자리올림은
|
- 페이지 5페이지
- 가격 500원
- 등록일 2010.06.03
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
.
3.실험 결과
A에 100ms 간격으로 0,0,0,0,1,1,1,1을 주고 B에 100ms 간격으로 0,0,1,1,0,0,1,1을 CIN에는 100ms 간격으로 0,1,0,1,0,1,0,1을 줬을 때 S는 0,1,1,0,1,0,0,1 COUT 은 0,0,0,1,0,1,1,1이 나온다.
4.느낀 점
이번실습에서는 Adder(전가산기)를 배웠다. 저번시간에 반
|
- 페이지 3페이지
- 가격 1,000원
- 등록일 2011.06.19
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
참고하시고 소스에 대한 이해를 하시는 것이 도움이 많이 되리라고 생각합니다! Gate-Level 형식의 6비트 전가산기
<6비트가산기, 테스트벤치 코딩한 소스>
|
- 페이지 4페이지
- 가격 1,300원
- 등록일 2013.07.30
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
변수 A와 B 이외에 아랫자리에서 올라온 자리올림 수 Ci도 고려해야 하므로 아래 진리표와 같이 여덟 가지 조합을 이룬다.
이들 각각에 대한 합 S와 윗자리로 전해주는 자리올림 Cn에 대한 진리표는 아래 표와 같다.
왼쪽 전가산기 진리표에서
|
- 페이지 4페이지
- 가격 2,000원
- 등록일 2013.12.02
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|